[发明专利]使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构

说明书

描述了用于半导体器件的具有交替的电介质盖和蚀刻停止衬垫的互连结构以及用于制造这种装置的方法。根据实施例，互连结构可以包括层间电介质(ILD)，所述层间电介质具有在ILD的顶表面之上的第一硬掩模层。所述互连结构还可以包括ILD中的一个或多个第一互连线。第一电介质盖可以定位于每个所述第一互连线的顶表面上方。额外的实施例包括ILD中的与所述第一互连线布置成交替图案的一个或多个第二互连线。第二电介质盖可以形成于每个所述第二互连线的顶表面上方。实施例还可以包括形成在第一电介质盖的顶表面之上的蚀刻停止衬垫。

技术领域

本发明的实施例总体涉及半导体器件的制造。具体而言，本发明的实施例涉及用于半导体器件的互连结构和用于制造这种器件的方法。

背景技术

现代集成电路使用导电互连层连接芯片上的个体器件和/或发送和/或接收器件外部的信号。互连层的常见类型包括耦合到个体器件的铜和铜合金互连线，包括通过互连通孔的其他互连线。罕有的是具有多级互连的集成电路。例如，两个或更多互连层可以由电介质材料彼此分开。将互连级分开的电介质层通常称为层间电介质(ILD)。

由于这些互连层利用具有较小间距的互连线来制造以便适应对较小芯片的需求，所以越来越难以将通孔与期望的互连层适当地对准。具体而言，在制造期间，由于固有的制造偏差，通孔边缘相对于其要接触的互连层或线的位置可能未对准。不过，通孔必须要允许将一个互连层的一条互连线连接到期望的下方层或线，而不会错误地连接到不同互连层或线。如果通孔未对准并接触错误的金属特征，芯片可能短路，导致电气性能降低。解决这个问题的一种方案是减小通孔尺寸，例如，通过将通孔制造得更窄。不过，减小通孔尺寸导致电阻增大，并降低了制造期间的收益。

附图说明

图1A是根据实施例的互连结构的截面图，其包括每个电介质盖和互连线之间的蚀刻停止衬垫。

图1B是根据实施例的互连结构的截面图，其包括在每个电介质盖之上形成的蚀刻停止衬垫。

图1C是根据实施例的互连结构的截面图，其包括形成于第二互连线和第二电介质盖之间的蚀刻停止衬垫。

图1D是根据实施例的互连结构的截面图，其包括蚀刻停止衬垫和多个通孔。

图2A-2H是根据实施例的示出形成通往多个互连线的接触部的方法的截面图。

图3A-3X是根据实施例的示出形成包括蚀刻停止衬垫的互连结构的方法的截面图。

图4A-4D是根据实施例的示出形成包括位于每个电介质盖之上的蚀刻停止衬垫的互连结构的方法的截面图。

图5是实施本发明的一个或多个实施例的内插器的截面图。

图6是根据本发明的实施例构造的计算装置的示意图。

具体实施方式

本文描述的是包括互连结构的系统和形成这种装置的方法，互连结构允许通往紧密间距互连线的接触部形成。在以下描述中，将利用本领域技术人员通常采用的术语描述例示性实施方式的各个方面，以向本领域其他技术人员传达他们工作的实质。不过，对于本领域的技术人员显而易见的是，可以仅利用所述方面的一些实践本发明。出于解释的目的，阐述了具体的数字、材料和配置以便提供对例示性实施方式的透彻理解。不过，对于本领域的技术人员显而易见的是，可以无需具体细节来实践本发明。在其他情况下，为了不使例示性实施方式难以理解，省略或简化了公知特征。

将以最有助于理解本发明的方式将各种操作依次描述为多个分立操作，不过，不应将描述的次序解释为暗示这些操作必须依赖该次序。具体而言，这些操作不必按照描述的次序执行。