[发明专利]防止时序违规

权利要求书

1.一种用于防止时序违规的装置，包括：

时钟，其适于提供时钟信号，其中，如果未检测到时序违规，则该时钟信号以一个周期在第一电平与不同于第一电平的第二电平之间交替；

第一锁存器，其适于被计时为使得当时钟信号处于第一电平时其使第一信号通过，并且当时钟处于第二电平时针对第一信号被关闭；

第二组合逻辑，其适于基于通过第一锁存器的第一信号而输出第二信号；

第二锁存器，其适于被计时为使得当时钟信号处于第二电平时其使第二信号通过，并且当时钟处于第一电平时针对第二信号被关闭；

其中，第一锁存器适于被计时为使得当时钟处于第二电平时第一锁存器针对第一信号被关闭；

其中，第二锁存器适于被计时为使得当时钟处于第一电平时第二锁存器针对第二信号被关闭；

其中，第一锁存器和第二锁存器被共同地计时，并且其中，用于第一锁存器和第二锁存器的时钟信号是同步的；

检测部件，其适于检测在时钟信号处于第一电平时的第一锁存器处的第一信号与在时钟信号处于第二电平时的第二锁存器处的第二信号中的至少一个的时序违规；并且

时间拉伸部件，其适于在检测到时序违规的情况下将共同用于第一锁存器和第二锁存器的时钟拉伸，使得时钟与根据所述周期在第一电平与第二电平之间交替的时间相比以一个延迟在第一电平与第二电平之间交替。

2.根据权利要求1所述的装置，还包括

第一组合逻辑，其适于输出第一信号。

3.根据权利要求1所述的装置，其中

第二组合逻辑适于在第二输出端处输出第二信号，并且第二锁存器被直接地连接到第二输出端。

4.根据权利要求2所述的装置，其中

第二组合逻辑适于在第二输出端处输出第二信号，并且第二锁存器被直接地连接到第二输出端；并且

第一组合逻辑适于在第一输出端处输出第一信号，并且第一锁存器被直接地连接到第一输出端。

5.根据权利要求1或2所述的装置，其中

所述时钟适于提供时钟信号和反相时钟信号，其中，当时钟信号处于第一电平时，反相时钟信号处于第一反相电平，并且当时钟信号处于第二电平时，反相时钟信号处于不同于第一反相电平的第二反相电平；以及

所述第一锁存器适于检查时钟信号是否处于第一电平，且如果时钟信号处于第一电平则使第一信号通过；并且所述第二锁存器适于检查反相时钟信号是否处于第二反相电平，且如果时钟信号处于第二反相电平则使第二信号通过。

6.根据权利要求5所述的装置，其中

第一电平与第二反相电平相同；和/或

第二电平与第一反相电平相同。

7.根据权利要求1或2所述的装置，其中

所述时钟适于在时钟输出端处输出时钟信号，以及以下各项中的至少一个

所述第一锁存器被直接地连接到时钟输出端，并适于检查时钟信号是否处于第一电平，并且如果时钟信号处于第一电平，则使第一信号通过；以及

所述第二锁存器直接地连接到时钟输出端，并且所述第二锁存器适于检查时钟信号是否处于第二电平，并且如果时钟信号处于第二电平，则使第二信号通过。

8.根据权利要求5所述的装置，其中

所述时钟适于在时钟输出端处输出时钟信号，以及以下各项中的至少一个

所述第一锁存器被直接地连接到时钟输出端，并适于检查时钟信号是否处于第一电平，并且如果时钟信号处于第一电平，则使第一信号通过；以及

所述时钟适于在反相时钟输出端处输出反相时钟信号，所述第二锁存器直接地连接到反相时钟输出端，并且第二锁存器适于检查反相时钟信号是否处于第二反相电平，并且如果反相时钟信号处于第二反相电平，则使第二信号通过。