[发明专利]集成功率技术中的垂直沟槽型MOSFET器件

说明书

在描述的示例中，具有垂直漏极延伸式MOS晶体管(110)的半导体器件(100)可通过形成深沟槽结构(104)形成，以限定至少一个垂直漂移区域(108)，该垂直漂移区域108在至少两个相反的侧面与深沟槽结构(104)相邻。深沟槽结构(104)包括介电内衬(124)。深沟槽结构(104)被隔开以为漂移区域(108)形成RESURF区域。垂直栅极(114)形成于深沟槽结构(104)的介电内衬(124)中的垂直取向的栅极沟槽中，该深沟槽结构(104)邻接垂直漂移区域(108)。为晶体管体(118)植入掺杂剂的体植入掩模也用作在介电内衬(124)中形成垂直取向的栅极沟槽的刻蚀掩模。

技术领域

本申请通常涉及半导体器件，以及特别地涉及半导体器件中漏极延伸式晶体管。

背景技术

延伸式漏极金属氧化物半导体(MOS)晶体管可由开态的晶体管电阻，晶体管在包括晶体管的衬底上表面所占的横向面积，以及晶体管的漏极节点和源极节点之间的击穿电势表征，其中击穿电势限制晶体管的最大操作电势。减小针对给定值的开态电阻和击穿电势的晶体管的面积可能是期望的。一种减小面积的技术为在延伸式漏极的垂直取向上配置漂移区域，以便漂移区域的漏极电流垂直地流向衬底上表面。半导体器件中使用平面处理集成垂直取向的漂移区域同时维持期望的制造成本以及复杂性可为有问题的。

发明内容

在描述的示例中，具有垂直漏极延伸式MOS晶体管的半导体器件可通过形成深沟槽结构形成，该深沟槽结构用于限定至少一个垂直漂移区域，该至少一个垂直漂移区域在至少两个相反的侧面与深沟槽结构相邻。深沟槽结构包括介电内衬。深沟槽结构被隔开以为漂移区域形成RESURF区域。垂直栅极形成于深沟槽结构的介电内衬中的垂直取向的栅极沟槽中，该深沟槽结构邻接垂直漂移区域。为晶体管体植入掺杂剂的体植入掩模也用作在介电内衬中形成垂直取向的栅极沟槽的刻蚀掩模。

附图说明

图1为具有一种垂直漏极延伸式MOS晶体管的半导体器件的横截面视图。

图2为具有一种垂直漏极延伸式MOS晶体管的半导体器件的横截面视图。

图3A到图3G为半导体器件，例如图1或图2的半导体器件，在连续制造阶段的横截面视图。

图4为具有示例接触配置的半导体器件的横截面视图。

图5为包含垂直漏极延伸式MOS晶体管和平面MOS晶体管的半导体器件的横截面视图。

具体实施方式

下面的共同未决专利申请包含相关的事件并以引用方式被合并：申请号US 14/044,909；以及申请号US 14/044,915。

具有垂直漏极延伸式MOS晶体管的半导体器件可通过形成深沟槽结构形成，以定义晶体管的至少一个垂直漂移区域。深沟槽结构包括介电内衬。垂直漂移区域在至少两个相反的侧面与深沟槽结构相邻。深沟槽结构被隔开以为漂移区域形成RESURF区域。垂直栅极形成于深沟槽结构的介电内衬的沟槽中，该深沟槽结构邻接垂直漂移区域。为晶体管的体区域植入掺杂剂的体植入掩模也用作在介电内衬中形成垂直取向的栅极沟槽的刻蚀掩模。可选的掩埋式漏极接触层可连接到垂直漂移区域以提供漏极连接，或垂直漏极接触区域(邻近于垂直漂移区域)可提供漏极连接。在至少一个示例中，半导体器件可为集成电路，其包含垂直漏极延伸式MOS晶体管和其他晶体管。在另外的示例中，半导体器件可为离散器件，其中垂直漏极延伸式MOS晶体管是唯一的晶体管。垂直漏极接触区域可能配置在深沟槽结构的邻近部分之间。

为了本说明书的目的，术语“RESURF”指的是在邻近的半导体区域中减小电场的材料。例如，RESURF区域可为具有与邻近半导体区域相反的导电类型的半导体区域。RESURF结构在Appels等的“薄层高电压器件(Thin Layer High Voltage Devices)”文章中描述，该文章发表在1980年出版的飞利浦研究杂志(Philips J)第35期第1-13页上。