[发明专利]用于恢复时钟信号的装置和系统

说明书

描述了用于时钟与数据恢复电路(CDR)的相位调整电路。系统和装置包括：输入端，所述输入端用于接收串行数据信号；边沿数据分接头，所述边沿数据分接头用于对串行数据信号中的过渡边沿进行采样，以便生成数据边沿检测信号；CDR电路，所述CDR电路包括相位检测器，所述相位检测器用于接收串行数据信号和数据边沿检测信号，并且用于输出指示串行数据信号与数据边沿检测信号之间的相位差的相位超前/滞后信号；以及相位调整电路，所述相位调整电路用于生成相位超前/滞后调整数据。CDR电路用于至少部分地基于由相位超前/滞后调整数据所调整的相位超前/滞后信号来输出经恢复的时钟信号。

技术领域

本公开内容总体上涉及相位调整电路，并且更具体地涉及用于恢复时钟信号的装置、采用时钟与数据恢复电路的系统、以及用于生成相位调整数据的装置。

背景技术

时钟与数据恢复(CDR)电路是串行器/解串器(SerDes)设计(例如，高速串行输入/输出(I/O)设计)中的重要接收器(RX)部件。为了以高速度传输串行数据，CDR从所接收的串行数据中提取相位信息并且生成与数据同步的时钟-即，输出用于RX部件的经恢复的时钟和数据信号。

根据传入数据流来生成准确的时钟信号的能力需要产生最低误码率(BER)的采样位置。为了高速串行数据传输，常常使用波特率相位检测而不是过采样过程，这是因为其简单性和低功耗。

公知的波特率相位检测过程(例如，Mueller-Müller相位检测)的原理是通过使用误差信息(其是通过将传入数据信号与采样器输入端处的参考阈值相比较来定义的)、基于组合的脉冲响应来检测最佳采样位置；然而，对于具有高速度或高插入损耗(例如，由于长信道)的互连，这些公知的波特率相位检测过程产生次佳的采样，导致不正确的时钟和数据恢复结果。

发明内容

根据本公开内容的一个实施例，提供了一种用于恢复时钟信号的装置，所述装置包括：输入端，所述输入端用于接收串行数据信号；边沿数据分接头，所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样，以便生成数据边沿检测信号；时钟与数据恢复CDR电路，所述时钟与数据恢复CDR电路包括相位检测器，所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号，并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号；相位调整电路，所述相位调整电路用于生成相位超前/滞后调整数据；以及判决反馈均衡DFE；其中，所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号，并且其中，所述相位调整电路根据来自所述DFE的一个或多个信号来调整所述时钟信号的相位。

根据本公开内容的一个实施例，提供了一种采用时钟与数据恢复CDR电路的系统，所述系统包括：处理器；存储器；无线接口，所述无线接口用于容许所述处理器与另一个设备进行通信；以及系统总线，所述系统总线通信地耦合到所述处理器和所述存储器；其中，所述存储器或所述处理器至少其中之一包括串行输入/输出I/O接口，所述串行输入/输出I/O接口包括：输入端，所述输入端用于接收串行数据信号；边沿数据分接头，所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样，以便生成数据边沿检测信号；CDR电路，所述CDR电路包括相位检测器，所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号，并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号；判决反馈均衡DFE；以及相位调整电路，所述相位调整电路用于生成相位超前/滞后调整数据；其中，所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号，并且其中，所述相位调整电路根据来自所述DFE的一个或多个信号来调整所述时钟信号的相位。