[发明专利]使用远程等离子体CVD技术的低温氮化硅膜

说明书

本发明的实施例总体上提供用于在基板上形成氮化硅层的方法。在一个实施例中，公开了一种用于在低于300摄氏度的温度下，使用远程等离子体化学气相沉积(CVD)来形成氮化硅层的方法。用于远程等离子体CVD工艺的前体可包括：三(二甲胺基)硅烷(TRIS)、二氯硅烷(DCS)、三硅烷胺(TSA)、双叔丁基胺基硅烷(BTBAS)、六氯二硅烷(HCDS)或六甲基环三硅氮烷(HMCTZ)。

背景

技术领域

本发明的实施例总体上涉及用于在低温下形成共形的氮化硅膜(包括经掺杂的氮化硅膜)的方法和工艺。

背景技术

电子器件产业及半导体产业持续争取更大的产能，同时增加沉积在具有越来越大的表面积的基板上的层的均匀性。这些相同的因素结合新材料也在基板上提供了每单位面积的更高的电路集成。随着电路集成增加，对关于层特性的更高的均匀性和工艺控制的需求上升。

例如，超大规模集成(ultra-large-scale integrated，ULSI)电路典型地包括一百万个晶体管，这些晶体管形成在半导体基板上并协作以在电子器件内执行多种功能。此类晶体管可包括互补金属氧化物半导体(CMOS)场效应晶体管。CMOS晶体管包括栅极结构，所述栅极结构设置在被限定在半导体基板中的源极区域与漏极区域之间。栅极结构(堆叠)一般包含形成在栅极电介质材料上的栅极电极。

与传统的平面电路相比，也可将晶体管形成为3维或3D电路。3D晶体管可采用在竖直的“鳍(fin)”结构的三侧上形成导电通道的栅极，从而允许芯片以较低的电压和较低的泄漏来操作。具有此类栅极结构的三维晶体管的示例包括FinFET(基于较早的DELTA(单栅极)晶体管设计，建立在绝缘体上硅技术基板上的非平面的、双栅极晶体管)或三栅极(Trigate)晶体管结构。

随着器件节点(device node)缩小至低于45nm(诸如，缩小至22nm等级)，且随着3D晶体管的制造增加，对电介质在高深宽比(aspect ratio)结构和/或3D结构上的低图案负载效应(pattern loading effect)的共形的覆盖(conformal coverage)有关键的要求。可在整个集成电路形成中使用氮化硅膜(包括经掺杂的氮化硅)(诸如，栅极间隔件(gatespacer)、衬垫层、牺牲层、阻挡层等)来使用氮化硅膜(包括经掺杂的氮化硅)。使用热工艺形成的氮化硅膜提供了良好的共形性。然而，缺点包括高温要求(典型地，高于400℃)以及几乎没有能力使针对不同应用的膜成分和属性工程化。或者，由于自由基通量的方向性，常规的基于硅烷的等离子体增强化学气相沉积(PECVD)氮化硅膜具有较差的阶梯覆盖。此外，也难以调谐共形的层以具有期望的膜属性，在特征尺寸减小且非平面结构的使用增加时尤其如此。

因此，需要一种低温工艺以形成具有微调制的纹理、成分和稳定的膜属性的共形的氮化硅膜。

发明内容

本发明的实施例总体上提供用于在基板上形成氮化硅层的方法。在一个实施例中，公开了一种用于在低于300摄氏度的温度下，使用远程等离子体化学气相沉积(CVD)来形成氮化硅层的方法。用于此远程等离子体CVD工艺的前体包括：三(二甲胺基)硅烷(tris(dimethylamino)silane，TRIS)、二氯硅烷(dichlorosilane，DCS)、三硅烷胺(trisilylamine，TSA)、双叔丁基胺基硅烷(bis-t-butylaminosilane，BTBAS)、六氯二硅烷(hexachlorodisilane，HCDS)或六甲基环三硅氮烷(hexamethylcyclotrisilazane，HMCTZ)。

在一个实施例中，公开了一种方法。所述方法包括下列步骤：在低于300摄氏度的沉积温度下，通过远程等离子体化学气相沉积工艺在基板上形成氮化硅层，并且远程等离子体化学气相沉积工艺利用处理气体混合物，所述处理气体混合物可包括：三(二甲胺基)硅烷、二氯硅烷、三硅烷胺、双叔丁基胺基硅烷、六氯二硅烷或六甲基环三硅氮烷。