[发明专利]具有通孔条的半导体器件

权利要求书

1.一种经封装器件，包括：

包括第一表面和相对的第二表面的逻辑管芯；

第一玻璃通孔条和第二玻璃通孔条，所述第一玻璃通孔条和所述第二玻璃通孔条各自包括第一表面和相对的第二表面；

第一存储器管芯和第二存储器管芯，所述第一存储器管芯和所述第二存储器管芯各自包括第一表面和相对的第二表面；以及

包括第一表面的基板，

其中所述逻辑管芯的第二表面、所述第一玻璃通孔条的第二表面、以及所述第二玻璃通孔条的第二表面耦合至所述基板的第一表面，

所述第一存储器管芯的第二表面耦合至所述第一玻璃通孔条的第一表面并且所述第二存储器管芯的第二表面耦合至所述第二玻璃通孔条的第一表面，所述第一存储器管芯的第二表面的一部分和所述第二存储器管芯的第二表面的一部分在所述逻辑管芯的第一表面上延伸，使得所述逻辑管芯和所述第一存储器管芯垂直交错并且所述逻辑管芯和所述第二存储器管芯垂直交错；以及

所述第一存储器管芯通过所述第一玻璃通孔条电耦合至所述逻辑管芯，所述第二存储器管芯通过所述第二玻璃通孔条电耦合至所述逻辑管芯，其中一个或多个透玻通孔(TGV)形成在所述第一玻璃通孔条和所述第二玻璃通孔条内，

其中所述逻辑管芯和所述基板包括第一封装，而所述第一存储器管芯和所述第一玻璃通孔条包括第二封装，其中所述第一封装和所述第二封装被附连在层叠封装(PoP)结构中。

2.如权利要求1所述的经封装器件，其特征在于，所述第一存储器管芯和所述第二存储器管芯包括动态随机存取存储器DRAM管芯。

3.如权利要求2所述的经封装器件，其特征在于，每个DRAM管芯具有宽输入/输出(I/O)接口。

4.如权利要求3所述的经封装器件，其特征在于，所述每个DRAM管芯是形成在DRAM晶片上的数个DRAM管芯之一，并且其中所述数个DRAM管芯中的每一个DRAM管芯包括一个或多个附连的玻璃通孔条。

5.如权利要求4所述的经封装器件，其特征在于，所述一个或多个附连的玻璃通孔条被配置成空间转换器以使得能够在对所述DRAM晶片的测试期间以粗间距对所述DRAM晶片进行全晶片接触式探测。

6.如权利要求5所述的经封装器件，其特征在于，形成在所述DRAM晶片上的所述数个DRAM管芯中的一个或多个已知合格DRAM管芯基于所述粗间距探测来确定。

7.如权利要求4所述的经封装器件，其特征在于，所述数个DRAM管芯中的包括所述一个或多个附连的玻璃通孔条的每一个DRAM管芯被配置成用于单个封装或层叠封装(PoP)结构。

8.如权利要求1所述的经封装器件，其特征在于，还包括一个或多个附加的存储器管芯。

9.如权利要求8所述的经封装器件，其特征在于，所述一个或多个附加的存储器管芯堆叠在所述第一存储器管芯的第一表面上并通过一个或多个透硅通孔(TSV)电连接至所述第一存储器管芯。

10.如权利要求8所述的经封装器件，其特征在于，所述一个或多个附加的存储器管芯通过一个或多个附加的玻璃通孔条电连接到所述逻辑管芯。

11.如权利要求1所述的经封装器件，其特征在于，还包括通过第三玻璃通孔条连接到所述逻辑管芯的第三存储器管芯，其中所述第三玻璃通孔条附连到所述基板的第二表面。

12.如权利要求1所述的经封装器件，其特征在于，所述第一存储器管芯包括位于所述第一存储器管芯的所述第二表面的中心上的引线，以形成与所述第一玻璃通孔条的所述第一表面的电接触。

13.如权利要求1所述的经封装器件，其特征在于，无源组件嵌入在所述第一玻璃通孔条中。