[发明专利]用于集成电路的静电放电保护

说明书

用于改善集成电路(IC)中的静电放电(ESD)性能的技术。在一方面，在IC的各个节点之间提供了一个或多个保护二极管。例如，可以在放大器输入晶体管的漏极和栅极之间和/或漏极和接地之间等提供保护二极管。在某些示例性实施例中，放大器可以是共源共栅放大器。描述了用于有效地处理ESD现象的另外的方面。

相关申请的交叉引用

本申请要求来自共同拥有的2013年09月12日提交的美国非临时专利申请号14/024,833的优先权，以整体通过引用将其内容明示地并入本文。

技术领域

本公开涉及用于集成电路的静电放电(ESD)保护。

背景技术

由于持续的工艺等比例缩小，目前水平的集成电路(IC)以日益密集的电路装置和更小的器件特征尺寸为特征。这个趋势增加了现代IC对来自静电放电(ESD)的损坏的脆弱性使得为现代IC提供足够的、鲁棒的ESD保护变得重要。

为了确保IC符合ESD要求，在制造和测试期间，可以横跨IC的输入/输出(I/O)管脚外部地施加预定测试电压。可以根据本领域已知的用于确定ESD兼容性的各种模型生成这些测试电压，例如，充电器件模型(CDM)、人体模型(HBM)、机器模型(MM)等。当施加大的测试电压时，寄生电感或寄生电阻的出现可能不期望地导致大的电压降横跨IC的关键端子存留，可能损坏敏感的电路装置。

因此，期望提供用于改善在目前水平IC中的ESD保护机制的鲁棒性的新技术。

附图说明

图1图示了现有技术的无线通信设备的设计的框图，可以在其中实施本公开的技术。

图2图示了包含I/O焊盘和电路装置的集成电路(IC)的现有技术的实施方式。

图3图示了根据本公开的IC的示例性实施例，其中提供了保护二极管来处理前述的问题。

图4图示了根据本公开的包含附加电阻器的IC的备选的示例性实施例。

图5图示了根据本公开的包含多个保护二极管的IC的备选的示例性实施例。

图6图示了根据本公开的包含本公开的多个技术的IC的备选的示例性实施例。

图7图示了包含I/O焊盘和电路装置的集成电路(IC)的备选的现有技术的实施方式。

图8图示了根据本公开的IC的示例性实施例，其中提供了附加的保护二极管。

图9图示了根据本公开的IC的备选的示例性实施例，其中提供了两个串联耦合的二极管。

图10图示了包含本公开的另外的技术的IC的备选的示例性实施例。

图11图示了根据本公开的包含本公开的多种技术的IC的备选的示例性实施例。

图12图示了根据本公开的方法的示例性实施例。

图13图示了根据本公开的装置的示例性实施例。

具体实施方式

在下文中参考着附图更完整地描述本公开的各种方面。然而，本公开可以以许多不同的形式实施并且不应当被解释成被限制到整个本公开展示的任何特定的结构或功能。相反，提供这些方面使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应当领会本公开的范围旨在覆盖本文中所披露的本公开的任何方面，不论是单独地实施还是与本公开的任何其他方面组合地实施。例如，可以使用本文所阐述的任何数目的方面来实施装置或实践方法。此外，本公开的范围旨在覆盖使用本文所阐述的本公开的各种方面的补充或者另外的其他结构、功能性、或者结构和功能性来实践的这种装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个要素来实施。