[发明专利]用于满足移位加载（LOS）测试的Q选通单元架构和用于识别最佳Q选通候选的算法

权利要求书

1.一种使用多个触发器创建支持用于移位加载LOS扫描测试的Q选通的架构的方法，所述方法包括：

将公共时钟信号施加于所述多个触发器的每个时钟输入；

将选通扫描使能信号施加于所述多个触发器的每个扫描使能输入；以及

将全局扫描使能信号直接施加于多个Q门中的每一个，所述多个Q门中的每一个对应于所述多个触发器中的每一个，

其中所述全局扫描使能信号穿过信号路径，所述信号路径绕过位于所述多个触发器中的任何两个触发器之间的组合逻辑。

2.如权利要求1所述的方法，其中所述多个触发器包括触发器和锁存器。

3.如权利要求1所述的方法，其中所述组合逻辑包括：耦合到所述多个触发器中的一个触发器的输出的输入；以及耦合到所述多个触发器中的一个触发器的输入的输出。

4.如权利要求1所述的方法，其中所述选通扫描使能信号是经由LOS扫描使能单元从所述全局扫描使能信号派生的。

5.如权利要求1所述的方法，其中所述多个触发器包括：具有双扫描使能引脚的D型触发器。

6.如权利要求1所述的方法，其中所述选通扫描使能信号包括提供Q选通，而不依赖于全速加载时钟。

7.如权利要求1所述的方法，其中所述选通扫描使能信号使面积开销最小化，所述面积开销与带有对LOS测试的支持的选择性Q选通相关联。

8.如权利要求1所述的方法，其中选通扫描使能信号减少在与LOS以及其他基于LOS架构的全速测试相关联时的功率衰减。

9.如权利要求1所述的方法，其中当被Q选通时，所述选通扫描使能信号促进LOS全速测试。

10.如权利要求1所述的方法，其中用于Q选通的触发器的所述架构选通扫描使能信号在LOS测试期间消除全速捕获时钟边沿处的建立时序违规。

11.如权利要求1所述的方法，其中所述选通扫描使能信号独立于Q选通的触发器的时钟。

12.如权利要求1所述的方法，其中所述选通扫描使能信号减轻组合逻辑到达触发器的D输入的延迟。

13.如权利要求12所述的方法，其中在所述触发器的信号之前，所述组合逻辑到达所述触发器的D输入。

14.如权利要求12所述的方法，其中所述组合逻辑到达所述触发器的D输入能够提供充足的裕量用于建立。

15.一种使用Q选通进行移位加载LOS扫描测试的设备，所述设备包括：

各自接收公共时钟信号和选通扫描使能信号的多个触发器；

各自具有第一输入和第二输入的多个Q门，所述多个Q门中的一个Q门的第一输入耦合到所述多个触发器中的一个触发器的输出，所述多个Q门中的所述一个Q门的第二输入耦合到全局扫描使能信号；以及

至少一个组合块，其具有：耦合到所述多个Q门中的所述一个Q门的输出的输入；以及耦合到所述多个触发器中的下一个触发器的输入的输出，

其中所述全局扫描使能信号独立于加载时钟。

16.如权利要求15所述的设备，其中所述多个触发器包括D型触发器。

17.如权利要求15所述的设备，还包括：

LOS扫描使能单元。

18.如权利要求15所述的设备，其中所述多个Q门中的每个Q门包括：

AND门；和

反相器门。