[发明专利]集成电路和形成该集成电路的方法

权利要求书

1.一种集成电路，其包括：

衬底区，其具有第一导电类型、逻辑区和存储器区；

沟槽隔离结构，其接触所述衬底区；

逻辑晶体管，其具有：接触且位于所述衬底区的所述逻辑区上的逻辑栅极电介质；和接触且位于所述逻辑栅极电介质上的逻辑栅极，所述逻辑栅极具有掺杂浓度；

存储器晶体管，其具有：接触且位于所述衬底区的所述存储器区上的存储器栅极电介质；和接触且位于所述存储器栅极电介质上的存储器栅极，所述存储器栅极具有掺杂浓度；和

电阻器，其接触且位于所述沟槽隔离结构上，所述电阻器具有的掺杂浓度等于所述存储器栅极的所述掺杂浓度且小于所述逻辑栅极的所述掺杂浓度。

2.根据权利要求1所述的集成电路，进一步包括：

接触所述逻辑栅极的硅化物结构；和

接触所述存储器栅极的硅化物结构。

3.根据权利要求1所述的集成电路，其中所述逻辑晶体管进一步包括：

第二导电类型的逻辑源极和漏极，其接触所述衬底区；和

所述衬底区的逻辑沟道区，其位于所述逻辑源极和漏极之间。

4.根据权利要求3所述的集成电路，其中所述逻辑栅极电介质接触且位于所述逻辑沟道区上。

5.根据权利要求3所述的集成电路，其中所述存储器晶体管进一步包括：

所述第二导电类型的存储器源极和漏极，其接触所述衬底区；和

所述衬底区的存储器沟道区，其位于所述存储器源极和漏极之间。

6.根据权利要求5所述的集成电路，其中所述存储器栅极电介质接触且位于所述存储器沟道区上。

7.根据权利要求5所述的集成电路，进一步包括：

接触且在侧面包围所述逻辑栅极的侧壁衬垫；

接触且在侧面包围所述存储器栅极的侧壁衬垫；和

接触且在侧面包围所述电阻器的侧壁衬垫。

8.根据权利要求7所述的集成电路，其中所述逻辑源极包括轻掺杂区和接触所述轻掺杂区的重掺杂区。

9.一种形成集成电路的方法，所述方法包括：

注入n型掺杂物到多晶态硅层即多晶硅层的逻辑晶体管区，所述逻辑晶体管区具有掺杂浓度；和

同时注入n型掺杂物到所述多晶硅层的存储器晶体管区和电阻器区，所述存储器晶体管区具有掺杂浓度，所述电阻器区具有的掺杂浓度等于所述存储器晶体管区的所述掺杂浓度且小于所述逻辑晶体管区的所述掺杂浓度。

10.根据权利要求9所述的方法，进一步包括刻蚀所述多晶硅层以从所述逻辑晶体管区形成逻辑栅极，从所述存储器晶体管区形成SRAM栅极以及从所述电阻器区形成电阻器。

11.根据权利要求10所述的方法，其中：

所述逻辑栅极接触且位于逻辑栅极电介质结构上；

所述SRAM栅极接触且位于SRAM栅极电介质上；

所述电阻器接触且位于沟槽隔离结构上；

所述逻辑栅极电介质接触且位于衬底区的逻辑沟道区上；

所述SRAM栅极电介质接触且位于所述衬底区的SRAM沟道区上；并且

所述沟槽隔离结构接触所述衬底区。

12.根据权利要求11所述的方法，进一步包括注入n型掺杂物到所述衬底区以形成轻掺杂逻辑源极区、轻掺杂逻辑漏极区、轻掺杂SRAM源极区和轻掺杂SRAM漏极区。

13.根据权利要求12所述的方法，其中：

所述逻辑沟道区位于所述轻掺杂逻辑源极区和所述轻掺杂逻辑漏极区之间，并且直接在所述逻辑栅极下面；并且

所述SRAM沟道区位于所述轻掺杂SRAM源极区和所述轻掺杂SRAM漏极区之间，并且直接在所述SRAM栅极下面。