[发明专利]全N型晶体管反相器电路

说明书

相关申请案

本专利申请案主张2013年7月9日申请且受让于本受让人且特此以引用的方式明确并入本文中的标题为“ALL N-TYPE TRANSISTOR INVERTER CIRCUIT”的美国实用申请案第13/937,752号的优先权。

技术领域

本发明涉及半导体电路设计，且具体来说，涉及全n型晶体管电路。

背景技术

当前薄膜金属氧化物半导体(MOS)电路(例如，基于氧化铟镓锌(IGZO)的电路)具有缺少容易可用的p-mos晶体管的缺点。同样，普通硅电路中的可用的共同互补金属氧化物半导体(CMOS)数字电路(例如，反相器、缓冲器及各种逻辑闸极)不可用于基于金属氧化物薄膜过程。已提出用全n型晶体管制作的电路替代此类CMOS组件，但几乎(如果非全部)具有各种缺点。举例来说，某些提出的IGZO反相器处于至少一个逻辑状态具有驻流的缺点。一些提出的IGZO反相器还缺少完整轨对轨电压摆动。因此，需要更高的电压源来获得所需的电压输出。

发明内容

本发明的系统、方法和装置各自具有若干创新方面，其中没有单个方面单独负责本文所揭示的合乎需要的属性。

本发明中所描述的标的物的一个创新方面可实施于全n型薄膜晶体管(TFT)电路中。所述电路可包含第一反相器。第一反相器可包含输入电压互连件。第一反相器可包含输入TFT，所述输入TFT在其闸极处耦合至输入电压互连件且在其源极处耦合至第一低电压源。第一反相器可包含下拉TFT，所述下拉TFT在其闸极处耦合至输入电压互连件且在其源极处耦合至第二低电压源。第一反相器可包含放电TFT，所述放电TFT在其闸极处耦合至输入电压互连件且在其源极处耦合至第三低电压源。第一反相器可包含第一上 拉TFT，所述第一上拉TFT从其源极耦合至下拉TFT的汲极和电容器的第一端子，从其闸极耦合至输入TFT的汲极和电容器的第二端子，且从其汲极耦合至第一高电压源。第一反相器可包含第二上拉TFT，所述第二上拉TFT从其源极耦合至放电TFT的汲极，从其闸极耦合至第一上拉晶体管的源极且耦合至第一电容器的第一端子和下拉TFT的汲极，且从其汲极耦合至第二高电压源。第一反相器可包含输出电压互连件，所述输出电压互连件耦合至第二上拉TFT与放电TFT之间的节点。

在一些实施方案中，第二低电压源输出比由第一低电压源输出的电压更负的电压。在一些实施方案中，第一低电压源为接地装置。在一些实施方案中，第一高电压源输出比由第二高电压源输出的电压更正的电压。在一些实施方案中，第一、第二和第三低电压源及第一和第二高压区源为DC电压源。

在一些实施方案中，输入TFT、下拉TFT、放电TFT及第一和第二上拉TFT经配置，使得在输出电压互连件上的电压与在输入电压互连件上的电压逻辑相反。在一些实施方案中，电容器为浮动电容器。在一些实施方案中，逻辑低输入电压与由第二低电压源输出的电压之间的差的绝对值小于第一上拉TFT的阈值电压。

在一些实施方案中，逻辑低输入电压约等于由第一低电压源输出的电压且高输入电压等于由第二高电压源输出的电压。在一些实施方案中，输入TFT、下拉TFT、放电TFT、第一上拉TFT及第二上拉TFT中的至少一者包含由导电氧化物形成的通道。在一些实施方案中，由第一低电压源输出的电压约等于由第三低电压源输出的电压。在一些实施方案中，电路包含第二反相器。第一反相器的输出电压互连件可电耦合到第二反相器的输入电压互连件，使得第一和第二反相器一起作为缓冲器而操作。

在一些实施方案中，电路包含第六TFT，所述第六TFT在其闸极处耦合至触发信号，在其汲极处耦合至数据输入互连件，且在其源极处耦合至第一反相器的输入电压互连件。电路可包含第二反相器，所述第二反相器在其输入电压互连件处耦合至第一反相器的输出电压互连件，且在其输出电压互连件处耦合至第一反相器的输入电压互连件。电路可包含第七晶体管，所述第七晶体管在其闸极处耦合至反相触发信号且在其汲极处耦合至第一反相器电路的输出电压互连件。电路还可包含第三反相器，所述第三反相器在其输入电压互连件处耦合至第七晶体管的源极和第四反相器的输出电压互连件，且在其输出电压互连件处耦合至第四反相器的输入电压互连件。第一反相器、第二反相器、第三反相器、第四反相器、第六晶体管及第七晶体管可形成D正反器。