[发明专利]用于有源电路封装的微型机电系统(MEMS)装置防静摩擦的装置和方法

说明书

相关申请交叉引用

本专利合作协定(PCT)申请要求于2013年6月25日提交的美国专利申 请序列号13/926,257，其发明内容通过引用整体并入本文。

技术领域

本发明一般涉及在具有以专用集成电路(ASIC，ApplicationSpecific IntegratedCircuits)晶片封端的微型机电系统(MEMS， Micro-Electro-MechanicalSystem)晶片的集成晶片级芯片规模封装中的抗 静摩擦技术。

背景技术

在MEMS装置中，可移动MEMS结构往往容易侧向和/或垂直静摩擦。在诸 如加速度计和陀螺仪等微加工MEMS装置表面，侧向和/或下侧止挡件(例如 凹凸结构)通常包括在MEMS晶片上以防止可移动MEMS结构的超范围运动。 这些止挡件通常被构造为与可移动MEMS结构具有小的接触面积以降低可移动 MEMS结构到止挡件静摩擦的机会。抗静摩擦涂层通常也用来增强抗静摩擦性 能。

对于封端的MEMS装置(即，其中的封端，如“虚拟”的硅晶片，被接合 到MEMS装置晶片)，在可移动MEMS结构上方的盖腔上具有垂直止挡件也是 典型的，特别是当该MEMS晶片和封端之间的空腔较浅并且可移动MEMS结构 靠近封端结构。

众所周知接合ASIC晶片到MEMS晶片以形成集成晶片级芯片规模封装。 在这样的集成晶片级芯片规模封装中，该ASIC晶片是有效的盖晶片。根据接 合密封材料厚度或图案支架深度，此种装置往往具有大约2-4微米量级(本 文缩写为“urn”)上的腔室深度。在这样的装置中，由于可移动MEMS结构 与基本平坦的ASIC表面紧密接近，可移动MEMS结构特别容易产生静摩擦。

发明内容

第一实施方案中提供了在具有顶部电路层的ASIC晶片上形成止挡件特征 的方法。该方法包括在顶部电路层上方形成HDP-OX层；在HDP-OX腐蚀停止 层上方形成钝化层；并选择性地腐蚀钝化层以形成至少一个止挡件特征，其 中该HDP-OX是用于图案化钝化层的腐蚀停止层。

在各种替代实施方案中，形成钝化层可以包括形成底部氧化层、中间氮 化物层和顶部氧化层，并且选择性地腐蚀钝化层可包括使用含H2的CF4腐蚀 剂选择性地腐蚀穿过顶部氧化层和中间氮化物层并且引CHF3或CH2F2入腐蚀 剂以选择性地腐蚀底部氧化物层到HDP-OX层。另外或替代地，该方法可以包 括在至少一个止挡件特征上形成氮化钛抗静摩擦涂层，在这种情况下该方法 还可以包括形成被配置在氮化钛抗静摩擦涂层上放置电势的电路。在至少一 个止挡件特征上形成氮化钛抗静摩擦涂层可以包括在多个止挡件特征的每一 个上形成氮化钛抗静摩擦涂层。在多个止挡件特征的每一个上形成氮化钛抗 静摩擦涂层可以包括形成具有可以彼此电连接的氮化钛抗静摩擦涂层的至少 两个止挡件特征，在这种情况下该方法还可以包括形成被配置为在电连接的 氮化钛抗静摩擦涂层上放置电势的电路。另外或替代地，在多个止挡件特征 的每一个上形成氮化钛抗静摩擦涂层可包括形成具有彼此电隔离的氮化钛抗 静摩擦涂层的至少两个止挡件特征，在这种情况下该方法还可以包括形成能 够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施 方案中，该方法可以包括形成多个铝铜支架。

在另一个实施方案中提供了一种专用集成电路晶片，其包括顶部电路层； 顶部电路层上形成HDP-OX层；和在HDP-OX层上形成钝化层并选择性地腐蚀 到包括至少一个止挡件特征。

在各种替代实施方案中，钝化层可包括底部氧化层、中间氮化物层和顶 部氧化层。另外或替代地，该ASIC晶片在至少一个止挡件特征上可包括氮化 钛抗静摩擦涂层，在此情况下该ASIC晶片可以包括被配置在氮化钛抗静摩擦 涂层上放置电势的电路。该ASIC晶片可以在多个止挡件特征的每一个上包括 氮化钛抗静摩擦涂层。至少两个止挡件特征可以具有彼此电连接的氮化钛抗 静摩擦涂层并且ASIC晶片可以包括被配置在电连接的氮化钛抗静摩擦涂层上 放置电势的电路。另外或可选地，至少两个止挡件特征可以具有彼此电隔离 的氮化钛抗静摩擦涂层并且ASIC晶片可以包括能够在电隔离的氮化钛抗静摩 擦涂层上放置不同电势的电路。在任何上述实施方案中，该ASIC晶片可包括 多个铝铜支架。