[发明专利]用于有源电路封装的微型机电系统(MEMS)装置防静摩擦的装置和方法

权利要求书

1.一种用于在ASIC晶片上形成止挡件特征的方法，所述ASIC晶片包括 顶部电路层，所述方法包括：

所述顶部电路层上形成HDP-OX层；

所述HDP-OX腐蚀停止层上形成钝化层；和

选择性地腐蚀钝化层以形成至少一个止挡件特征，其中所述HDP-OX层是 用于图案化钝化层的腐蚀停止层。

2.根据权利要求1所述的方法，其中形成所述钝化层包括形成底部氧化 层、中间氮化物层和顶部氧化层，并且其中选择性地腐蚀所述钝化层包括：

使用含有H2的CF4腐蚀剂选择性地腐蚀穿过所述顶部氧化层和所述中间 氮化物层；和

引CHF3或CH2F2入腐蚀剂选择性地腐蚀穿过所述底部氧化层到所述 HDP-OX层。

3.根据权利要求1所述的方法，还包括：

在至少一个止挡件特征上形成氮化钛抗静摩擦涂层。

4.根据权利要求3所述的方法，还包括：

形成被配置在所述氮化钛抗静摩擦涂层上放置电势的电路。

5.根据权利要求3所述的方法，其中在至少一个止挡件特征上形成氮化 钛抗静摩擦涂层包括在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂 层。

6.根据权利要求5所述的方法，还包括：

其中在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形 成具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其 中所述方法还包括被配置在所述电连接的氮化钛抗静摩擦涂层上放置电 势的电路；或

在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形成具 有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其中所 述方法还包括形成能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势 的电路。

7.根据权利要求1所述的方法，还包括：

形成多个铝铜支架。

8.一种ASIC晶片，包括：

顶部电路层；

顶部电路层上形成的HDP-OX层；和

HDP-OX层上形成的钝化层并选择性地腐蚀至包括至少一个止挡件特 征。

9.根据权利要求8所述的ASIC晶片，其中所述钝化层包括：

底部氧化层；

中间氮化物层；和

顶部氧化层。

10.根据权利要求8所述的ASIC晶片，还包括：

在至少一个止挡件特征上的氮化钛抗静摩擦涂层。

11.根据权利要求10所述的ASIC晶片，还包括：

被配置在氮化钛抗静摩擦涂层上放置电势的电路。

12.根据权利要求10所述的ASIC晶片，在多个止挡件特征的每一个上包 括氮化钛抗静摩擦涂层，其中：

具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征并且 所述ASIC晶片包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的 电路；或者

具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征并且 所述ASIC晶片包括在电隔离的氮化钛抗静摩擦涂层上能够放置不同电势 的电路。

13.根据权利要求8所述的ASIC晶片，还包括多个铝铜支架。

14.一种集成晶片级芯片规模封装装置，包括耦合到MEMS装置的ASIC晶 片，其中所述MEMS装置包括至少一个可移动MEMS结构并且其中所述ASIC晶 片包括：

顶部电路层；

顶部电路层上形成的HDP-OX层；和

HDP-OX层上形成的钝化层并且选择性地腐蚀以包括定位用于可移动 MEMS结构充当垂直止挡件的至少一个止挡件特征。

15.根据权利要求14所述的集成晶片级芯片规模封装装置，其中所述钝 化层包括：

底部氧化层；

中间氮化物层；和

顶部氧化层。