[发明专利]沟槽屏蔽连接结型场效应晶体管

说明书

相关申请的交叉引用

本申请要求2013年6月6日提交的美国临时专利申请序列号 61/831,906以及2013年6月10日提交的美国临时专利申请序列号 61/833,217的权益，其全部内容通过引用并入本文中，就如同在本文中完 全阐述。

技术领域

本公开内容涉及高电流及高电压半导体器件，例如常通和常断垂直结 型场效应晶体管(VJFET)及其制造方法的领域。

发明内容

基于碳化硅(SiC)和其他宽带隙材料制造的高电压垂直结型场效应 晶体管(VJFET)因其与基于硅(Si)制造的类似器件相比具有优异的性 能而在高功率转换应用方面获得极大的关注。与允许使用较薄且较高掺杂 的电压支持漂移区的硅相比，宽带隙半导体具有更高的击穿电场。相比于 具有相同电压额定值的硅器件，这会直接导致在导通状态下器件电阻的幅 值减小许多数量级。

VJFET是单极器件，原因是VJFET使用多数载流子，并且通常不经 受与少数载流子存储有关的问题。VJFET通常提供较快的开关速度以及 减少的开关损耗。这使得能够通过减小无源部件和冷却部件的尺寸而获得 更紧凑的功率电子电路。对于单极器件，开关速度可以通过器件电容来确 定。在硬开关应用例如大多数电感负载(如马达)中，低的栅-漏电容(C_GD) 对于快速器件性能很关键。

发明内容

根据本发明，示出并描述了屏蔽结型场效应晶体管(JFET)及其制 造方法。该屏蔽JFET可以包括源极接触部、沟道区域、第一沟槽、栅极 接触部、第二沟槽、以及屏蔽接触部。

第一导电类型的沟道区域可以沿第一方向设置在源极电极之下，该沟 道区域包括第一导电类型的一个或多个平面层，该沟道区域具有沿第一方 向间隔开的上部平面表面和下部平面表面。

第一沟槽，所述第一沟槽可以具有：第一底表面，所述第一底表面沿 所述第一方向位于所述上部平面表面与所述下部平面表面之间，所述第一 底表面沿所述第一方向延伸；第一深度，所述第一深度沿所述第一方向从 沟道层的所述上部平面表面朝向所述第一底表面延伸第一距离，进入所述 沟道区域中；第一中心线；第一侧壁对，所述第一侧壁对沿垂直于所述第 一方向的第二方向彼此间隔开，所述第一侧壁对从所述第一沟槽的所述第 一底表面向所述沟道区域的所述上部平面表面延伸；所述沟道区域中的第 二导电类型的第一注入U型导电区，所述第一注入U型导电区包括：(1) 沿所述第一沟槽的所述底表面延伸的第一部分，以及(2)沿所述侧壁对 中的每一个侧壁从所述第一沟槽的所述第一底表面向所述沟道区域的所 述上部平面表面延伸的第二部分。栅极接触部可以被设置在所述第一沟槽 中，并且邻近所述第一沟槽的所述第一底表面。

第二沟槽，所述第二沟槽可以具有：第二底表面，所述第二底表面沿 所述第一方向位于所述上部平面表面与所述下部平面表面之间，所述第一 底表面沿所述第一方向延伸；第二深度，所述第二深度沿所述第一方向从 所述沟道层的所述上部平面表面朝向所述第二底表面延伸第二距离，进入 所述沟道区域中，所述第二深度大于所述第一深度；第二中心线；第二侧 壁对，所述第二侧壁对沿所述第二方向彼此间隔开，所述第二侧壁对(1) 从所述第一沟槽的所述第二底表面朝向所述沟道区域的所述上部平面表 面延伸，以及(2)至少部分地在所述第二沟槽的所述第二底表面与所述 沟道区域的所述上部平面表面之间延伸；所述沟道区域中的所述第二导电 类型的第二注入U型导电区，所述第二注入U型导电区包括：(1)沿第 二U型沟槽的所述第二底表面延伸的第一部分，(2)沿所述第二侧壁对 中的每一个侧壁至少部分地在所述第二沟槽的所述第二底表面与所述沟 道区域的所述上部平面表面之间延伸的第二部分。屏蔽接触部可以邻近所 述第二沟槽的所述第二底表面。

附图说明

图1A至图1B示出了现有技术的垂直JFET。

图2A至图2B示出了沟槽屏蔽VJFET的示例性实施例，其中屏蔽沟 槽的中心与栅极沟槽的中心对准，并且屏蔽沟槽被连接至源极电势或栅极 电势。

图2C至图2D示出了沟槽屏蔽VJFET的示例性实施例，其中屏蔽 沟槽的中心未与栅极沟槽的中心对准，并且屏蔽沟槽的侧壁被部分地或全 部地注入有与屏蔽部相同的掺杂剂。