[发明专利]栅极驱动电路

说明书

技术领域

本发明涉及一种能够使对开关元件进行导通、关断驱动的输出晶体管的输出电流与温度、电源电压的变动无关地保持恒定的栅极驱动电路。

背景技术

对电力变换器中的IGBT、MOS-FET等的开关元件进行导通、关断驱动的栅极驱动电路例如由图6所示构成。在图6中，Q1、Q2是由形成了半桥电路的MOS-FET构成的开关元件，1是对高压侧的开关元件Q1进行导通、关断驱动的栅极驱动电路。应予说明，对低压侧的开关元件Q2进行导通、关断驱动的栅极驱动电路2与上述栅极驱动电路1是相同的构成。因此，这里对驱动高压侧的开关元件Q1的栅极驱动电路1进行说明。

上述栅极驱动电路1具备由p沟道型MOS-FET构成且向上述开关元件Q1的栅极供给恒定电流并对该开关元件Q1进行导通、关断驱动的输出晶体管PM2。另外，上述栅极驱动电路1具备由与上述输出晶体管PM2图腾柱连接的n沟道型MOS-FET构成且与上述输出晶体管PM2互补地导通、关断控制的输出晶体管NM2。

并且，上述栅极驱动电路1具备由p沟道型MOS-FET构成且在与上述输出晶体管PM2之间构成电流镜电路的晶体管PM1。另外，上述栅极驱动电路1具备由n沟道型MOS-FET构成且将上述晶体管PM1作为负载通过误差放大器AMP的输出而控制电流Icont的控制晶体管NM1。顺便提一句，上述误差放大器AMP起到基于根据流经上述控制晶体管NM1的电流Icont而产生于电阻R1的电压与基准电压Vref的电压差，使上述电流Icont恒定的作用。

另外，由n沟道型MOS-FET构成且根据栅极控制信号nDRV被导通、关断驱动的晶体管NM3对基于上述误差放大器AMP的输出的上述控制晶体管NM1的驱动进行导通、关断控制。通过上述控制晶体管NM1进行导通动作，从而流经该控制晶体管NM1的电流Icont通过上述晶体管PM1流通。其结果，在与上述晶体管PM1之间构成电流镜电路的上述输出晶体管PM2，流通有与上述电流Icont成比例的电流。该电流被供给到上述开关元件Q1的栅极而该开关元件Q1被导通驱动。

即，上述构成的栅极驱动电路1，根据通过上述误差放大器AMP和上述控制晶体管NM1而生成的恒定的电流Icont，通过上述晶体管PM1控制上述输出晶体管PM2的导通电流。而且，上述栅极驱动电路1在上述电流控制下以恒定电流导通驱动上述开关元件Q1。因此，即使温度、电源电压变动的情况下，针对上述开关元件Q1的栅极容量的充电时间也恒定。其结果，上述开关元件Q1的导通时间保持恒定。

另外，图7示出了专利文献1中记载的栅极驱动电路。该栅极驱动电路3构成为对由p沟道型MOS-FET构成且导通、关断驱动上述开关元件Q1的输出晶体管4使用由p沟道型MOS-FET 5和n沟道型MOS-FET 6构成的CMOS结构的前置驱动器7进行导通、关断控制。并且，采用恒压源8规定上述前置驱动器7中的n沟道型MOS-FET6的作为动作基准电压的源极电压，从而以恒定电压Vg1驱动上述开关元件Q1。

现有技术文献

专利文献

专利文献1：日本特开2010-193431号公报

发明内容

技术问题

然而，在图6所示的构成的栅极驱动电路1中，使用上述误差放大器AMP生成对上述输出晶体管PM2进行导通、关断驱动的控制信号。因此，存在由上述误差放大器AMP的响应延迟引起的上述输出晶体管PM2的控制发生延迟的问题。另外，在上述栅极驱动电路1中，为了改变针对上述开关元件Q1的栅极电阻，有时会并列地设置多个上述输出晶体管PM2。此时，需要对每个上述各输出晶体管PM2分别设置包括上述晶体管PM1、NM1等的控制电路部。因此，存在其构成大型化的问题。

另外，在图7所示的构成的栅极驱动电路3中，可以使对输出晶体管4进行导通驱动的电压Vg1恒定。但是，在温度、电源电压存在变动的情况下，流经上述前置驱动器7中的上述n沟道型MOS-FET 6的导通电流Im发生变化。于是，针对上述输出晶体管4的栅极容量的充电时间发生变化，其结果是，存在该输出晶体管4的导通时间变动的缺点。

本发明是考虑到这样的实情而做出的，其目的是提供一种通过使对开关元件进行导通、关断驱动的输出晶体管的输出电流与温度、电源电压的变动无关地保持恒定，由此能够使上述输出晶体管的导通时间稳定的简易构成的栅极驱动电路。

技术方案

为了实现上述的目的，本发明的栅极驱动电路的特征在于，具备：