[发明专利]将切割掩模光刻与常规光刻组合以达成阈下图案特征

说明书

领域

本公开的各方面一般涉及半导体器件设计和制造，尤其涉及在半导体制造工艺中使用的光刻工艺。

背景技术

光刻技术在集成电路(IC)(也称为半导体芯片)的制造中扮演重要角色。光刻的改进已经使得能够印刷集成电路的较小特征。这进而允许生产更密集填充的集成电路以及更强大且成本高效的半导体器件。

然而，有时候甚至最先进的技术(例如将激光或较低波长光用于掩模几何形状的暴露)仍然具有无法达成具体设计的限制。

光刻工艺常常通过最小特征来指代，该最小特征可以是线宽、线之间的间隔、或者线尖端到线尖端的距离。给定光刻工艺中的最小特征常常被称为“阈值”，因为阈值距离是使用某一光刻技术可产生的最小距离。当前，存在“20纳米”或“30纳米”技术，它们指示最小特征(它们可以是半导体器件上的迹线宽度)被用作该技术的名称。因此，20nm工艺可以产生如20nm那么小的特征。

在生产小特征时，常常需要创建小于工艺限制的特征的接触焊盘或其他子部分。这可能仅在芯片上的若干地方发生。因为此类特征无法被一致地制造，所以芯片布局被重新设计以容适这些限制，这占据了额外的半导体占用空间并且增加了IC的成本。

如此可以看到，在本领域中存在在半导体芯片内达成阈下特征的需要。

概述

本公开描述了用于在半导体芯片上制造小于用于创建该芯片的光刻的阈值的特征的方法和装置。

根据本公开的一个方面的一种制造半导体器件的方法包括图案化一特征的第一部分和该特征的第二部分，该第一部分和第二部分分开达第一预定距离。该方法进一步包括用切割掩模来图案化第一部分以形成第一子部分和第二子部分。第一子部分的尺寸小于第二预定距离的尺寸。

根据本公开的另一方面的一种半导体器件的特征包括第一部分。该特征进一步包括第二部分，第二部分具有小于第一部分的光刻分辨率的尺寸。

根据本公开的另一方面的一种被配置成用于制造半导体器件的计算机程序产品包括其上记录有非瞬态程序代码的非瞬态计算机可读介质。该非瞬态程序代码包括用于图案化一特征的第一部分和该特征的第二部分的程序代码，第一部分和第二部分分开达第一预定距离。该非瞬态程序代码进一步包括用于用切割掩模来图案化第一部分以形成第一子部分和第二子部分的程序代码。第一子部分的尺寸小于第二预定距离的尺寸。

在又一方面，一种用于制造半导体器件的设备具有用于图案化一特征的第一部分和该特征的第二部分的装置，第一部分和第二部分分开达第一预定距离。该设备还具有用于图案化第一部分以形成第一子部分和第二子部分的装置。第一子部分的尺寸小于第二预定距离的尺寸。

这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。

附图简述

为了更全面地理解本公开，现在结合附图参阅以下描述。

图1A-1E解说了半导体器件的常规构建。

图2A解说了根据本公开的一方面的半导体基板上创建的特征的俯视图。

图2B解说了根据本公开的一个方面的切割掩模的使用。

图2C解说了根据本公开的一方面的半导体基板上创建的特征的俯视图。

图3是解说根据本公开的一个方面的方法的示例的流程图。

图4是示出其中可有利地采用本公开的一方面的示例性无线通信系统的框图。

图5是解说用于半导体组件的电路、布局以及逻辑设计的设计工作站的框图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。