[发明专利]存储器装置中的错误校正操作

说明书

技术领域

本发明大体来说涉及存储器，且特定来说在一或多个实施例中，本发明涉及存储器装置中的错误校正。

背景技术

存储器装置通常作为计算机或其它电子系统中的内部半导体集成电路而提供。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功率双倍数据速率存储器(LPDDR)、相变存储器(PCM)及快闪存储器。

非易失性存储器是可在不施加电力的情况下将其所存储的数据存留达某一延长周期的存储器。快闪存储器装置已发展成用于各种各样电子应用的非易失性存储器的普遍来源。快闪存储器装置通常用于例如以下各项的电子系统中：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏机、电器、交通工具、无线装置、蜂窝式电话及可装卸式存储器模块，且快闪存储器的用途不断扩大。

存储器装置通常执行例如读取、写入及擦除操作的存储器操作。这些操作有时称为前台操作，这是因为这些操作有时由存储器存取装置(例如主机或耦合到存储器装置的其它存储器装置控制电路)起始。额外操作包含有时称为后台操作的操作。这些操作有时由存储器装置自身中的控制电路起始。举例来说，存储器装置中的损耗均衡可执行为后台操作。

认识到可在从存储器装置读取数据时发生错误，可采用一或多种类型的错误校正方法。可实施通常称为错误校正码(ECC)的错误校正方案以便检测并尝试校正这些错误。各种ECC包括其中经受ECC的每一数据信号应符合ECC的特定建构规则的码。通常可自动地检测到对此数据建构并不太大的违背(即，错误)且有时加以校正。ECC的实例包含汉明(Hamming)码、BCH码、李德-索罗门(Reed-Solomon)码、雷德-穆勒码(Reed-Muller)、二进制格雷(Golay)码、低密度奇偶校验码及格码(Trellis Code)调制。一些ECC可校正单位错误并检测双位错误。举例来说，其它ECC可检测及/或校正多位错误。

通常，存储器装置将数据(例如，用户数据)存储于所述存储器装置中的第一存储器位置处且将相关联错误校正码(ECC)数据存储于第二存储器位置处。在读取操作期间，响应于对所存储用户数据的读取请求而从存储器阵列读取所述用户数据及ECC数据。使用习知算法，将从读取操作传回的用户数据与ECC数据进行比较。如果检测到错误且那些错误在ECC的极限内(例如，所存储ECC数据中存在充足ECC分辨率)，那么可校正所述错误。ECC针对位错误的检测及校正的此使用在此项技术中是众所习知的。

出于上述原因，且出于所属领域的技术人员在阅读且理解本说明书后即刻将明了的下述其它原因，此项技术中需要在具有存储器装置的系统中将主机从执行ECC操作中解除出来。

发明内容

附图说明

图1图解说明NAND配置存储器单元阵列的示意性表示。

图2图解说明存储器单元群体中的阈值电压范围的图形表示。

图3图解说明存储器单元群体中的阈值电压范围的另一图形表示。

图4是存储器阵列配置的简化框图。

图5是根据本发明的实施例的耦合到作为电子系统的部分的存储器存取装置的存储器装置的简化框图。

图6是根据本发明的实施例的在存储器装置中执行错误校正操作的方法的流程图。

图7是根据本发明的实施例的在存储器装置中执行错误校正操作的另一方法的流程图。

具体实施方式

在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明方式展示特定实施例的附图。在图式中，贯穿数个视图相似编号描述实质上类似的组件。可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，不应在限制意义上理解以下详细描述。