[发明专利]用于检测和补偿晶体管失配的电路和方法

说明书

技术领域

本公开一般涉及用于检测和补偿受诸如工艺、电压和温度变化之类的变化因素影响的集成电路中的晶体管失配的电路和方法。

背景

存在影响集成电路的多种变化来源，即工艺(P)变化、电源电压(V)变化、以及工作温度(T)变化，通常称为PVT角(PVT corner)。每个变化来源都影响整个集成电路或其部分。例如，由环境温度的改变造成的温度变化以同样的方式影响集成电路上的所有晶体管和互连线，而由于芯片上温度梯度的存在(如热点的存在)造成的温度差将引起集成电路的不同部分以不同的温度工作。

由管芯与管芯之间的变化以及管芯内的变化造成的工艺变化引起了采用纳米技术设计与制造的功能电路之间的显著差异，因为工艺容差不随着设计尺寸而成比例地缩放，造成了变化的相对影响随着每一代新技术而增加。减轻变化以及优化功能电路的制造后的工作特性来满足其目标频率和功耗的精确检测和补偿方案对于良品率提高与改善来说已变得必不可少。

某些常规的解决方案建议以过度设计余量来设计功能电路，以应对工艺变化以及保证电路满足其所要求的时序。其他已知解决方案包括确定工艺变化程度的传感器电路，接着是适当地改变功能电路的工作特性的补偿电路。如此，补偿方案的效率取决于检测(传感器)电路的精确度。这些方案中的一些方案基于监视功能电路的关键路径(诸如反相器链或复制电路)的延迟。因此，通过改变施加于电路晶体管的偏置电压，要么电源电压被调整，要么阈值电压被调制。

在设计集成电路(即功能电路)时制造参数的变化被定义为工艺变化。工艺角表示这些参数变化的极值，在极值范围内电路应当正确运行。以这些工艺角制造的p沟道和n沟道晶体管可能比规定的运行得更慢或更快，且处于更低或更高的温度和电压。PMOS和NMOS晶体管之间的这样的失配影响了电路特性。例如，在偏斜角中，一个晶体管(如p沟道)比另一晶体管(如n沟道)开关得快得多，这造成不平衡开关，这继而可能导致单元失效。在近阈值操作中，当功能电路以接近晶体管的阈值电压的电压工作时，偏斜角的效应变得更加突显。结果，针对偏斜角的最小工作电源电压比针对平坦角的更高(例如在NMOS和PMOS晶体管都更快地开关时)。平衡的N和P晶体管允许较低的电路工作电压和功率，同时提供了较高的静态噪声容限。这两种类型的晶体管之间的任何失配造成噪声容限、最小工作电压的劣化，并且还造成电路的性能和功率方面的劣化。

在题为“V_T Balancing and Device Sizing Towards High Yield of Sub-threshold Static Logic Gates”(针对亚阈值静态逻辑门的高良品率的V_T平衡和器件大小设置)的论文(Y.Pu等人，Proc.ISPLED，355-358页，2007年8月)中已经提出了一种用于检测PMOS和NMOS晶体管失配之间的差异的数字解决方案。由于降低的设计复杂性以及跨技术的移植性，该解决方案是有吸引力的。

概述

根据一个示例性实施例，本公开涉及一种用于检测晶体管失配的电路，包括：用于生成基准信号的信号发生器，以及包括至少一对p沟道和n沟道晶体管的放大电路，所述放大电路受到变化因素的影响，所述变化因素还影响位于同一集成电路上的功能电路，所述变化因素致使所述晶体管具有不同的驱动强度，所述放大电路被配置用于接收所述基准信号以及用于提供代表所述晶体管的驱动强度中的所述差异的放大信号，以及其中，所述信号发生器被设计成比所述放大电路对所述变化因素更不敏感。

根据本公开的一实施例，所述信号发生器生成一基准电压，所述基准电压具有受所述变化因素极小影响的值，所述变化因素诸如工艺变化、温度和/或电压变化。从而，所述放大电路(被设计成对这些变化因素敏感)放大并偏斜该基准电压。根据一实施例，所述电路可检测制造工艺变化以及由老化和环境温度中的改变造成的变化。有利的是，所述电路不要求外部电压发生器，且能够在宽范围的电源电压下工作。此外，它具有较少的组件，它较不易受到局部变化的影响，且因此它具有较低的设计复杂性。所述电路可完全以数字CMOS来实现，这使得它可容易地跨不同技术被移植。

根据一个示例性实施例，所述信号发生器包括配置成按照导通且串联连接的两个二极管工作的组件。有利的是，所述信号发生器能够生成在宽范围的电源电压(例如在40nm技术中0.3-1.1V)内对变化因素不敏感的基准信号。

根据另一示例性实施例，所述信号发生器被设计用于在存在变化因素的情况下减少所生成的基准信号的电压波动。