[发明专利]基于操作速度的数据总线反相(DBI)编码

说明书

相关申请

本申请与2013年3月15日提交的关于“FREQUENCY-DEPENDENT BUS INVERSION ENCODING(取决于频率的总线反相编码)”的美国临时专利申请S/N.61/791,865相关并要求其优先权。

技术领域

本公开一般涉及电子通信。更具体地，本公开涉及用于基于操作速度进行数据总线反相(DBI)编码的系统和方法。

背景技术

为了增加信号和功率完整性并减小功耗，可以采用数据总线反相(DBI)编码。DBI编码对于迅速传递大量数据可能特别有用。例如，可以采用DBI编码以促成中央处理单元(CPU)与层叠封装(POP)、多芯片封装(MCP)或各种其他存储器接口配置中的动态随机存取存储器(DRAM)设备之间的高速数据传递。DBI编码在移动存储器应用(诸如低功率双数据速率4(LPDDR4))中可能是特别有用的。

然而，附加益处可通过基于数据情况在不同的DBI编码算法之间切换来实现。不同的DBI编码算法可以在被恰当使用时提供功率减小以及在不恰当使用时提供功率惩罚。可通过基于信令速度来选择DBI编码算法而实现益处。

概述

描述了用于数据传输的方法。确定电子设备的信令操作速度。基于信令操作速度来选择数据总线反相算法。所选数据总线反相算法被用于编码数据。经编码数据和数据总线反相标志通过传输线被发送给接收机。

所选数据总线反相算法可以是DBI-AC算法和DBI-DC算法之一。当信令操作速度是低速模式时，所选数据总线反相算法可以是DBI-AC。当信令操作速度是高速模式时，所选数据总线反相算法可以是DBI-DC。信令操作速度可通过专用信号被传达给编码器。该专用信号可通过命令地址总线或使用现有数据线来提供。

信令操作速度可由编码器来自主确定。所选数据总线反相算法可被用于使用不包括反馈的拓扑或者使用包括反馈的拓扑来编码数据。数据总线反相算法编码可基于动态禁用信号被自主禁用。

端接控制信号可基于所选数据总线反相算法来生成。该端接控制信号可被发送给接收机。该方法可由包括算法选择复用器、接收即将到来的突发的并行未编码数据和先前突发的并行数据的XOR门、反相器、过半检测电路和真实/互补复用器的数据总线反相编码器来执行。数据总线反相编码器还可包括频率检测电路。所选数据总线反相算法可以基于物理层时钟频率与参考频率之间的关系。

还描述了用于数据传输的装置。该装置包括处理器、与该处理器处于电子通信的存储器、以及存储在该存储器中的指令。该指令可由处理器执行以确定电子设备的信令操作速度。该指令还可由处理器执行以基于信令操作速度来选择数据总线反相算法。该指令可进一步由处理器执行以使用所选数据总线反相算法来编码数据。该指令还可被执行以将经编码数据和数据总线反相标志通过传输线发送给接收机。

描述了电子设备。该电子设备包括用于确定该电子设备的信令操作速度的装置。该电子设备还包括用于基于信令操作速度来选择数据总线反相算法的装置。该电子设备进一步包括用于使用所选数据总线反相算法来编码数据的装置。该电子设备还包括用于将经编码数据和数据总线反相标志通过传输线发送给接收机的装置。

还描述了用于数据传输的计算机程序产品。该计算机程序产品包括其上具有指令的非瞬态计算机可读介质。该指令包括用于使电子设备确定电子设备的信令操作速度的代码。该指令还包括用于使电子设备基于信令操作速度来选择数据总线反相算法的代码。该指令进一步包括用于使电子设备使用所选数据总线反相算法来编码数据的代码。该指令还包括用于使电子设备将经编码数据和数据总线反相标志通过传输线发送给接收机的代码。

附图简述

图1是解说数据总线反相(DBI)编码/解码电路系统的框图；

图2是解说数据总线反相(DBI)编码/解码的框图；

图3是用于使用取决于信令操作速度的DBI算法来编码数据的方法的流程图；

图4是解说高级DBI算法控制的框图；

图5是解说DBI编码器中DBI选择电路系统的一个示例的框图；

图6是解说DBI编码器中DBI选择电路系统的另一示例的框图；

图7是解说包括频率检测电路的信道配置模块的框图；以及