[发明专利]基于操作速度的数据总线反相(DBI)编码

权利要求书

1.一种用于数据传输的方法，包括：

确定电子设备的信令操作速度是高速模式还是低速模式；

基于所述信令操作速度是高速模式还是低速模式来选择数据总线反相算法；

使用所选数据总线反相算法来编码数据；以及

通过传输线将经编码数据和数据总线反相标志发送给接收机。

2.如权利要求1所述的方法，其特征在于，所选数据总线反相算法是DBI-AC算法和DBI-DC算法之一。

3.如权利要求2所述的方法，其特征在于，当所述信令操作速度是所述低速模式时，所选数据总线反相算法是DBI-AC。

4.如权利要求2所述的方法，其特征在于，当所述信令操作速度是所述高速模式时，所选数据总线反相算法是DBI-DC。

5.如权利要求1所述的方法，其特征在于，所述信令操作速度通过专用信号被传达给编码器。

6.如权利要求5所述的方法，其特征在于，所述专用信号通过命令地址总线来提供。

7.如权利要求5所述的方法，其特征在于，所述专用信号使用现有数据线来提供。

8.如权利要求1所述的方法，其特征在于，所述信令操作速度是由编码器自主确定的。

9.如权利要求1所述的方法，其特征在于，所选数据总线反相算法被用于使用不包括反馈的拓扑来编码数据。

10.如权利要求1所述的方法，其特征在于，所述数据总线反相算法被用于使用包括反馈的拓扑来编码数据。

11.如权利要求1所述的方法，其特征在于，数据总线反相算法编码基于动态禁用信号被自主禁用。

12.如权利要求1所述的方法，其特征在于，进一步包括：

基于所选数据总线反相算法来生成端接控制信号；以及

将所述端接控制信号发送给所述接收机。

13.如权利要求1所述的方法，其特征在于，所述方法由数据总线反相编码器来执行，所述数据总线反相编码器包括：

算法选择复用器；

接收即将到来的突发的并行未编码数据和先前突发的并行数据的XOR门；

反相器；

过半检测电路；以及

真实/互补复用器。

14.如权利要求13所述的方法，其特征在于，所述数据总线反相编码器进一步包括频率检测电路，并且其中所选数据总线反相算法基于物理层时钟频率与参考频率之间的关系。

15.一种用于数据传输的装置，包括：

处理器；

与所述处理器处于电子通信中的存储器；以及

存储在所述存储器中的指令，所述指令能由所述处理器执行以：

确定电子设备的信令操作速度是高速模式还是低速模式；

基于所述信令操作速度是高速模式还是低速模式来选择数据总线反相算法；

使用所选数据总线反相算法来编码数据；以及

通过传输线将经编码数据和数据总线反相标志发送给接收机。

16.如权利要求15所述的装置，其特征在于，所选数据总线反相算法是DBI-AC算法和DBI-DC算法之一。

17.如权利要求16所述的装置，其特征在于，当所述信令操作速度是所述低速模式时，所选数据总线反相算法是DBI-AC。

18.如权利要求16所述的装置，其特征在于，当所述信令操作速度是所述高速模式时，所选数据总线反相算法是DBI-DC。

19.如权利要求15所述的装置，其特征在于，所述信令操作速度通过专用信号被传达给编码器。

20.如权利要求19所述的装置，其特征在于，所述专用信号通过命令地址总线来提供。

21.如权利要求19所述的装置，其特征在于，所述专用信号使用现有数据线来提供。

22.如权利要求15所述的装置，其特征在于，所述信令操作速度是由编码器自主确定的。

23.如权利要求15所述的装置，其特征在于，所选数据总线反相算法被用于使用不包括反馈的拓扑来编码数据。