[发明专利]具有引线键合的多管芯堆叠的集成电路封装在审
申请号: | 201480010681.8 | 申请日: | 2014-09-26 |
公开(公告)号: | CN105659381A | 公开(公告)日: | 2016-06-08 |
发明(设计)人: | T·迈耶;P·耶尔维能;R·帕藤 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/535 | 分类号: | H01L23/535;H01L21/768 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 何焜 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 引线 管芯 堆叠 集成电路 封装 | ||
1.一种集成电路(IC)封装,包括:
第一管芯,所述第一管芯至少部分内嵌于第一包封层中,所述第一管芯具 有被置于所述第一包封层的第一侧边的多个第一管芯级互连结构;
多个电气路由特征,所述多个电气路由特征至少部分内嵌于所述第一包封 层中,并被配置以在所述第一包封层的所述第一侧边和所述第一包封层的第二 侧边之间路由电气信号,所述第二侧边设置在所述第一侧边的对面;以及
第二管芯,所述第二管芯被置于所述第一包封层的所述第二侧边上,并且 至少部分内嵌于第二包封层中,所述第二管芯具有多个第二管芯级互连结构, 其中所述多个第二管芯级互连结构通过键合引线与所述多个电气路由特征的 至少子集电气地耦合。
2.如权利要求1所述的IC封装,还包括:被置于所述第一包封层的 所述第一侧边的一个或多个重分布层(RDL),其中所述一个或多个RDL与 所述第一管芯电气地耦合,并且其中所述一个或多个RDL通过所述多个电气 路由特征与所述第二管芯电气地耦合。
3.如权利要求2所述的IC封装,还包括被置于所述一个或多个RDL 上的多个封装级互连结构。
4.如权利要求2所述的IC封装,还包括第三管芯,所述第三管芯被 置于所述一个或多个RDL上,并且具有与所述一个或多个RDL电气耦合的多 个第三管芯级互连结构。
5.如权利要求4所述的IC封装,还包括被置于所述一个或多个RDL 上的多个封装级互连结构,其中所述第三管芯和所述多个第三管芯级互连结构 的组合厚度小于所述多个封装级互连的所述单个封装级互连结构的厚度,以使 所述第三管芯在与所述多个封装级互连结构相同的平面上的摆放成为可能。
6.如权利要求1所述的IC封装,其特征在于,所述多个电气路由特 征的所述子集是第一子集,所述IC封装还包括:
第三管芯,所述第三管芯至少部分内嵌于所述第二包封层中,并且具有多 个第三管芯级互连结构,所述多个第三管芯级互连结构通过键合引线与所述多 个电气路由特征的第二子集电气地耦合,其中所述第三管芯和所述第二管芯通 过垫片被耦合在一起。
7.如权利要求1-6中任一项所述的IC封装,其特征在于,所述多个电 气路由特征包括过孔条。
8.如权利要求1-6中任一项所述的IC封装,其特征在于,所述IC封 装是嵌入式晶片级球栅阵列(eWLB)封装。
9.一种形成集成电路(IC)封装的方法,包括:
提供第一包封层,所述第一包封层具有第一管芯和至少部分内嵌于其中的 多个电气路由特征,所述第一管芯具有被置于所述第一包封层的第一侧边的多 个第一管芯级互连结构,其中所述电气路由特征将所述第一包封层的所述第一 侧边与所述第一包封层的第二侧边电气地耦合,并且其中所述第一包封层的所 述第一侧边设置于所述第一包封层的所述第二侧边的对面;
将第二管芯与所述第一包封层的第二侧边耦合,其中所述第二管芯包括多 个第二管芯级互连结构;
将所述多个第二管芯级互连结构与所述多个电气路由特征中的至少子集 通过键合引线电气地耦合;以及
在所述第二管芯和所述引线键合配置上方形成第二包封层以在所述第二 包封层中封装所述第二管芯的至少部分和所述引线键合配置。
10.如权利要求9所述的方法,其特征在于,提供所述第一包封层包括:
将所述第一管芯与载体耦合;
将所述多个电气路由特征与所述载体耦合;以及
将包封材料置于所述第一管芯和所述多个电气路由特征上方以形成所述 第一包封层。
11.如权利要求9所述的方法,其特征在于,提供所述第一包封层包括:
将所述第一管芯与载体耦合;
将包封材料置于所述第一管芯上方以形成所述第一包封层;以及
在所述包封材料中形成所述多个电气路由特征。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480010681.8/1.html,转载请声明来源钻瓜专利网。