[发明专利]层叠封装结构

说明书

相关申请的交叉引用

本申请要求于2014年2月20日提交的、申请号为14/184,986的美国专利申请的优先权，该美国专利申请要求于2013年2月21日提交的、申请号为61/767,337的美国临时专利申请的优先权，其完整说明书通过引用方式被整体并入此处。

技术领域

本公开的实施例涉及层叠封装(packageonpackage，PoP)结构，并更为具体地涉及包括在球焊盘之间延伸的迹线的封装布局。

背景技术

通常，在多个多芯片封装布局的情况下，将封装布局以层叠封装(PoP)布局或多芯片模块(MCM)布局中的任一种布局来布置。这些封装布局往往较厚(例如，大约1.7毫米至2毫米)。

层叠封装的封装布局可以包括将两个或更多封装在彼此顶部上结合的集成电路。例如，层叠封装的封装布局可以被配置有两个或更多存储器器件封装。层叠封装的封装布局也可以被配置有混合逻辑存储器堆叠(stacking)，其包括在底部封装中的逻辑以及在顶部封装中的存储器或反之亦然。

一般来说，层叠封装的封装布局包括在底部封装的顶侧上的球焊盘和在顶部封装的底侧上的球焊盘。焊料球被用于将顶部封装经由球焊盘耦合到底部封装。一般来说，取决于球焊盘的类型和尺寸，在球焊盘之间行进的迹线的空间可能被限制。换言之，相邻球焊盘的金属可能约束可以在相邻的键合焊盘之间布线的迹线的数量。

发明内容

在各种实施例中，本公开提供了一种第一封装体，该第一封装体被配置为耦合到第二封装体，其中第一封装体包括：球栅阵列衬底；耦合到球栅阵列衬底的裸片；围绕球栅阵列衬底的外围布置的两排球焊盘，其中两排球焊盘中的球焊盘被配置为接收焊料球，以将第一封装体耦合到第二封装体，其中两排球焊盘的外侧排包括至少一些被配置为第一类型球焊盘的球焊盘，其中两排球焊盘的内侧排包括至少一些被配置为第二类型球焊盘的球焊盘，其中第一类型球焊盘不同于第二类型球焊盘，并且其中裸片被配置为(i)逻辑器件或(ii)存储器之一。

在各种实施例中，本公开还提供了一种层叠封装的布局结构，所述层叠封装的布局结构包括：(A)第一封装体，第一封装体包括(i)球栅阵列衬底、(ii)耦合到球栅阵列衬底的第一裸片以及(iii)围绕球栅阵列衬底的外围布置的两排球焊盘，其中两排球焊盘中的球焊盘被配置为接收焊料球，以将第一封装体耦合到第二封装体，其中两排球焊盘的外侧排包括至少一些被配置为第一类型球焊盘的球焊盘，其中两排球焊盘的内侧排包括至少一些被配置为第二类型球焊盘的球焊盘，其中第一类型球焊盘不同于第二类型球焊盘，并且其中第一裸片被配置为(i)逻辑器件或(ii)存储器之一；(B)被耦合到第一封装体的第二封装体，其中第二封装体包括第二裸片，其中第二裸片被配置为(i)逻辑器件或(ii)存储器之一，并且其中第一封装体和第二封装体经由焊料球、在围绕第一封装体的外围布置的两排球焊盘处被耦合到彼此。

附图说明

通过下面结合附图的详细描述将容易理解本公开的实施例。为了辅助该描述，相同的附图标记指代相同的结构元件。在附图中的图中以示例的方式但并非限定性的方式对本文中的实施例进行说明。

图1A示意性地图示层叠封装的封装布局，其包括裸片向下倒装的PoP结构的示例裸片布局。

图1B示意性地图示另一示例层叠封装的封装布局。

图2A图示具有耦合到底部封装的顶部封装的层叠封装的封装布局的部分。

图2B图示焊料掩膜限定的球焊盘的顶部视图。

图2C图示非焊料掩膜限定的球焊盘的顶部视图。

图3A至图3C图示在各种类型球焊盘的金属焊盘之间的间隔(spacing)量的示例。

图4图示用于层叠封装的封装布局的底部封装的球焊盘布局的映射图的示例。

图5图示具有穿插在球焊盘之间的金属迹线的底部封装的部分500的示例。

具体实施方式