[发明专利]碳化硅半导体器件

说明书

技术领域

本发明涉及一种碳化硅半导体器件，尤其涉及一种具有漂移区的碳化硅半导体器件。

背景技术

关于作为普遍的功率半导体器件的Si(硅)MOSFET(金属氧化物半导体场效应晶体管)，击穿电压的主要确定因素是，充当击穿电压保持区的漂移层能耐受的电场强度的上限。在馈送约0.3MV/cm或更大的电场的部分处，由Si形成的这种漂移层会损坏。因此，在MOSFET的整个漂移层中，必须将电场强度抑制为小于预定值。抑制的最简单的方法是减少漂移层的杂质浓度。然而，用这种方法，会使MOSFET的导通电阻不利地变大。换句话说，在导通电阻和击穿电压之间存在权衡关系。

日本专利特开No.9-191109描述了在考虑由Si的特性值产生的理论限制时在常规SiMOSFET中的导通电阻和击穿电压之间的这种权衡关系。为了克服这种权衡关系，公开了在漏电极上设置的n型衬底上布置的n基层中增加下p型掩埋层和上p型掩埋层。通过下p型掩埋层和上p型掩埋层，将n基层分成每个具有相同厚度的下段、中段和上段。根据该专利公开描述的一个实施例，当施加的电压达到200V时，穿通现象首先出现在上段中。而且，当施加的电压达到400V时，穿通现象出现在中段中。此外，当施加的电压达到600V时，穿通现象出现在下段中。穿通现象出现的每段都保持相等的电压，且每段的最大电场强度保持为等于或小于限制的电场强度。

引用列表

专利文献

PTD1：日本专利特开No.9-191109

发明内容

技术问题

为了进一步改善上述权衡关系，近年来，对使用SiC(碳化硅)代替Si进行了积极地讨论。与Si不同，SiC是一种能充分耐受不小于0.4MV/cm的电场强度的材料。

在施加这种高电场下所产生的问题是，由在MOSFET结构中的特定位置处集中的电场所引起的击穿。例如，在沟槽型MOSFET的情况下，击穿电压的主要确定因素是栅极绝缘膜的击穿现象。由于栅极绝缘膜中的集中的电场，所以击穿现象出现在沟槽的底部部分，尤其是，其角部分。因此，Si半导体器件中的击穿电压的确定因素和SiC半导体器件中的击穿电压的确定因素彼此不同。因此，如果将假设使用Si的上述专利公开的技术，简单地应用于改善SiC半导体器件的击穿电压，则不能通过充分使用SiC物理特性的优势改善击穿电压。

为了解决上述问题，提出本发明，本发明的目的在于提供一种具有高击穿电压和低导通电阻的碳化硅半导体器件。

问题的解决方案

本发明的碳化硅半导体器件包括第一电极、第一漂移层、缓和区、第二漂移层、体区、源区、第二电极、栅极绝缘膜和栅电极。第一漂移层具有面向第一电极并电连接到第一电极的第一表面，和与第一表面相反的第二表面。第一漂移层具有第一导电类型，并具有杂质浓度N_A。缓和区设置在第一漂移层的第二表面的一部分中，并且具有距第一表面的距离L_A。缓和区具有第二导电类型。第二漂移层具有与第二表面相接触的第三表面，和与第三表面相反的第四表面。第二漂移层具有第一导电类型。第一漂移层和第二漂移层形成漂移区，在漂移区中掩埋有缓和区。第二漂移层具有杂质浓度N_B，满足N_B＞N_A。体区设置在第二漂移层的第四表面上。体区具有第二导电类型。源区设置在体区上，并且通过体区与漂移区分开。源区具有第一导电类型。第二电极被电连接到源区。栅极绝缘膜包括在体区上的使源区和第二漂移层相互连接的部分。栅电极设置在栅极绝缘膜上。

发明的有利效果

根据本发明，得到具有高击穿电压和低导通电阻的碳化硅半导体器件。

附图说明

图1是示意性示出本发明的第一实施例的碳化硅半导体器件的配置的部分横截面图。

图2是示意性示出图1的碳化硅半导体器件中设置的碳化硅层的形状的部分透视图。

图3是示意性示出图1的碳化硅半导体器件中设置的碳化硅层的形状的部分顶视图。

图4是示意性示出制造图1的碳化硅半导体器件的方法的第一步骤的部分横截面图。

图5是示意性示出制造图1的碳化硅半导体器件的方法的第二步骤的部分横截面图。

图6是示意性示出制造图1的碳化硅半导体器件的方法的第三步骤的部分横截面图。

图7是示意性示出制造图1的碳化硅半导体器件的方法的第四步骤的部分横截面图。

图8是示意性示出制造图1的碳化硅半导体器件的方法的第五步骤的部分横截面图。