[发明专利]减少的不可校正的存储器错误

权利要求书

1.一种减少不可校正的存储器错误的方法，包括：

确定用于存储器阵列的集合的逻辑阵列地址；

至少部分地基于存储器阵列的集合内的至少两个存储器阵列的逻辑位置而将逻辑阵列地址变换成至少两个唯一阵列地址；以及

分别使用至少两个唯一阵列地址访问至少两个存储器阵列；

其中所述变换减少包括来自存储器阵列的集合的数据的错误校正代码字中的不可校正的错误。

2.权利要求1的方法，其中错误校正代码字至少包括分别来自存储器阵列的集合的存储器阵列的数据位；并且

至少两个存储器阵列中的公共物理位置映射到至少两个不同的错误校正代码字以减少由于使错误校正代码字过载有错误的存储器阵列的集合中的系统错误所致的不可校正的存储器错误。

3.权利要求1的方法，还包括：

使用至少两个唯一阵列地址从存储器阵列的集合检索错误校正代码字的数据；以及

从存储器阵列的集合向控制器提供错误校正代码字的数据；

其中控制器校正错误校正代码字中的一个或多个错误。

4.权利要求1的方法，其中所述变换包括对逻辑阵列地址的地址线重排序。

5.权利要求1的方法，其中所述变换包括在逻辑阵列地址上执行算术运算。

6.权利要求1的方法，其中所述变换还部分地基于编程到控制寄存器中的值。

7.权利要求1至6中任一项的方法，其中第一唯一阵列地址包括第一行地址和第一列地址；并且

第二唯一阵列地址包括第二行地址和第二列地址；

其中第一行地址不同于第二行地址，或者第一列地址不同于第二列地址。

8.权利要求1至6中任一项的方法，还包括使用至少两个唯一阵列地址的第一唯一阵列地址访问存储器阵列的集合内的存储器阵列的组。

9.权利要求1至6中任一项的方法，其中至少两个存储器阵列的逻辑位置包括存储器阵列的集合内的存储器阵列的组的标识符。

10.权利要求9的方法，其中至少两个存储器阵列的逻辑位置还包括芯片标识符。

11.一种集成电路包括：

用于确定用于存储器阵列的集合的逻辑阵列地址的构件；

用于至少部分地基于存储器阵列的集合内的至少两个存储器阵列的逻辑位置而将逻辑阵列地址变换成至少两个唯一阵列地址的构件；以及

分别使用至少两个唯一阵列地址访问至少两个存储器阵列的构件；

其中逻辑阵列地址的变换减少包括来自存储器阵列的集合的数据的错误校正代码字中的不可校正的错误。

12.权利要求11的集成电路，其中错误校正代码字至少包括分别来自存储器阵列的集合的存储器阵列的数据位；并且

至少两个存储器阵列中的公共物理位置映射到至少两个不同的错误校正代码字以减少由于使错误校正代码字过载有错误的存储器阵列的集合中的系统错误所致的不可校正的存储器错误。

13.一种集成电路包括：

至少包含第一存储器阵列和第二存储器阵列的存储器阵列的集合；

至少部分地基于存储器阵列的集合内的第一存储器阵列的逻辑位置将逻辑阵列地址变换成耦合到第一存储器阵列的第一唯一阵列地址的第一电路；以及

至少部分地基于存储器阵列的集合内的第二存储器阵列的逻辑位置将逻辑阵列地址变换成耦合到第二存储器阵列的第二唯一阵列地址的第二电路；

其中来自第一唯一阵列地址处的第一存储器阵列的数据和来自第二唯一阵列地址处的第二存储器阵列的数据包括在特定错误校正代码字中以减少特定错误校正代码字中的不可校正的错误。

14.权利要求13的集成电路，其中第一错误校正代码字包括由第一逻辑阵列地址标识的数据，并且第二错误校正代码字包括由第二逻辑阵列地址标识的数据；

第一电路将第一逻辑地址变换成标识第一存储器阵列中的特定阵列位置，并且第二电路将第二逻辑地址变换成标识第二存储器阵列中的特定阵列位置；并且

第一存储器阵列和第二存储器阵列二者中的特定阵列位置中的系统错误在第一错误校正代码字和第二错误校正代码字之间分布错误以避免使第一错误校正代码字或第二错误校正代码字过载有错误。