[发明专利]使用动态验证电平对选择栅极晶体管和存储器单元进行编程

说明书

通过使用动态验证电压(Vv)来提高对选择栅极晶体管和存储器单元的编程准确度，该动态验证电压(Vv)在编程操作期间从初始电平(Vvinit)增大到最终电平(Vvmx)。快速编程晶体管在慢速编程晶体管之前被锁定以防止被编程，但是快速编程晶体管经历编程干扰，编程干扰使快速编程晶体管的阈值电压在编程操作结束时增大到与慢速编程晶体管相同的电平。为了将存储器单元编程至不同的目标数据状态，初始验证电平(Vvinit)和最终验证电平(Vvmx)之间的偏移可以对于每个数据状态不同。在一种方法中，目标数据状态越低，该偏移越大。动态验证电压(Vv)的增大可以随编程操作的每个随后的编程验证迭代而逐步地更小。该增大可以适应于编程进度而开始或者可以在预定编程验证迭代中开始。

技术领域

本技术涉及用于对非易失性存储器设备中的晶体管进行编程的技术。

背景技术

在各种电子设备中使用半导体存储器已变得日益普遍。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。闪存存储器属于最普遍形式的非易失性半导体存储器。使用闪存存储器，可以在一个步骤中擦除整个存储器阵列的内容。

例如，2D NAND存储器设备是下述一种类型的闪存存储器，在该种类型的闪存存储器中浮栅位于半导体衬底中的沟道区之上并且与该沟道区绝缘。该浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且与浮栅绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量来控制。亦即，由浮栅上的电荷电平来控制在晶体管被接通之前必须施加给控制栅极的用于允许该晶体管的源极与漏极之间进行传导的最小电压量。

近来，已经提出了使用3D NAND堆叠式存储结构的超高密度存储设备。一个示例是位成本可扩展(BiCS)架构，在BiCS架构中，存储器设备由交替的导电层和介电层的阵列形成。在这些层中钻有存储器孔以同时限定很多存储层。然后通过使用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管状或U形NAND串(P-BiCS)包括存储器单元的一对竖直列，所述竖直列在两个存储器孔中延伸并且通过底部背栅而被接合。存储器单元的控制栅极由导电层提供。

特别是当缩小存储器设备时，需要用于对阈值电压范围进行准确编程的技术。

附图说明

在不同的附图中，具有相似附图标记的元件指代共同部件。

图1是非易失性存储器设备的功能框图。

图2A描绘了在图1的存储器阵列155中的NAND串的块以及关联的感测块。

图2B描绘了在包括扁平控制栅极的2D存储器设备实施方式中的图2A的NAND串的横截面图。

图2C描绘了沿图2B中的线227的横截面图，其示出了具有扁平控制栅极的实施方式的NAND串。

图3A是描绘了图1的感测块SB0的一个实施方式的框图。

图3B描绘了在示例3D存储器设备中的图2A的NAND串的横截面图。

图3C描绘了图3B的NAND串沿线294的横截面图。

图3D描绘了在包括图3B的NAND串NS0的3D存储器设备中的示例电路。

图4A和图4B描绘了同时地写入低页数据和高页数据的示例性一遍编程操作。

图5A至图5C描绘了在第一遍中写入低页数据而在第二遍中写入高页数据的两遍编程操作。

图6A至图6D描绘了在第一遍中写入低页数据、在第二遍中写入中页数据以及在第三遍中写入高页数据的三遍编程操作。

图7A至图7C描绘了在使用固定锁定验证电平的编程操作期间晶体管的集合的阈值电压分布的变化。