[实用新型]一种半导体晶体管的终端隔离结构有效
申请号: | 201420815449.9 | 申请日: | 2014-12-19 |
公开(公告)号: | CN204257659U | 公开(公告)日: | 2015-04-08 |
发明(设计)人: | 马文力;杨勇;姚伟明 | 申请(专利权)人: | 扬州国宇电子有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06 |
代理公司: | 北京同恒源知识产权代理有限公司 11275 | 代理人: | 刘宪池 |
地址: | 225101 江苏省扬*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 晶体管 终端 隔离 结构 | ||
1.一种半导体晶体管的终端隔离结构,其包括重掺杂N型硅衬底,在N型硅衬底上设有的N型掺杂外延层,其特征在于在N型掺杂外延层中间隔设有从左至右间隙逐渐增大的若干P型掺杂保护环,在P型掺杂保护环的右侧的N型掺杂外延层中设有重掺杂N型截止环,在每个所述P型掺杂保护环中设有P型重掺杂半导体区,在每个所述P型重掺杂半导体区上方设有氧化层薄膜,在相邻的所述氧化层薄膜之间的N型掺杂外延层上方设有场氧化层,在每个所述场氧化层与与其相邻的所述氧化层薄膜上面均设有场板,在所述场板、所述场氧化层及所述氧化层薄膜上设有钝化层;在所述N型掺杂外延层中间隔设置有从左至右宽度、深度逐渐减小的若干P型掺杂半导体沟槽,每个所述P型掺杂半导体沟槽上端深入其上方的所述P型掺杂保护环中,并与所述P型重掺杂半导体区接触;所述P型掺杂半导体沟槽填充有掺杂有P型杂质的多晶硅或单晶硅。
2.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述P型掺杂保护环和P型重掺杂半导体区的个数分别为1~12个。
3.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述P型掺杂半导体沟槽的个数为2~10个。
4.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述场板的个数为2~13个。
5.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述氧化层薄膜厚度为300~3000埃。
6.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述场氧化层厚度为3000~25000埃。
7.根据权利要求1所述的半导体晶体管的终端隔离结构,其特征在于所述P型掺杂半导体沟槽中掺杂P型杂质的掺杂浓度为所述N型掺杂外延层的掺杂浓度的0.3~3倍。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于扬州国宇电子有限公司,未经扬州国宇电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420815449.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一体式吸酸滤酸压条
- 下一篇:显示基板、显示面板和掩膜板
- 同类专利
- 专利分类