[实用新型]能够抵抗双节点翻转的触发器结构

说明书

技术领域

本实用新型涉及集成电路中的抗辐射触发器，特别是能够抵抗双节点翻转的触发器结构。

技术背景

对于应用于空间环境中的数字电路，特别是时序电路，单粒子效应(Single Event Effect,SEE)的发生会严重影响芯片功能的正确性。随着集成电路制造工艺的发展，更小的晶体管尺寸和更低的电源电压导致SEE更容易引起单粒子翻转(Single Event Upset,SEU)和双节点翻转(Double-node Upset,DNU)。目前，多位翻转(Multi-bit Upset,MNU)已经成为电路软错误的一种主要形式，研究针对MNU的抗辐射加固非常必要。

主从边沿型触发器是常用的前端存储器件，容易发生SEE而失效。需要用设计加固(Radiation Hardness-by Design,RHBD)的方法对其进行加固。现有的针对前端存储器件的设计加固方法有模组冗余和节点冗余等。三模冗余是经典的模组冗余方法，通过对一位信号进行三倍复制再经过多数表决输出正确的电平值。DICE是利用节点冗余对锁存器进行加固的方法。这些方法只能用来抵抗单粒子翻转，面临双节点翻转时会失效。

发明内容

为克服现有技术的不足，本实用新型的目的是提供一种可以应用于辐射环境下的触发器，可以抵抗DNU。当触发器的存储节点由于重离子轰击而发生单粒子效应时，该触发器存储状态能够不发生改变，抵抗单节点翻转和双节点翻转。为此，本实用新型采取的技术方案是，能够抵抗双节点翻转的触发器结构，包括：12个传输门TG1～12、10个反相器INV1～10、3个二输入保护门DIG1～3和一个三输入保护门TIG；输入D分别通过TG1～3后的节点分别为A1、A2、A3，A1、A2、A3节点各自对应经过反相器INV1～3后分别通过开关TG7～9后的节点定义为B1、B2、B3；INV1接INV4再接TG4反馈连至A1节点，INV2接INV5再接TG5反馈连至A2节点，INV3接INV6再接TG6反馈连至A3节点；B1、B2作为DIG1的两个输入信号，DIG1的输出端为C1，C1经由INV7和TG10反馈连至B1；B2、B3作为DIG2的两个输入信号，DIG2的输出端为C2，C2经由INV8和TG11反馈连至B2；B1、B3作为DIG3的两个输入信号，DIG3的输出端为C3，C3经由INV9和TG12反馈连至B3；C1、C2、C3共同作为三输入保护门TIG的输入端，TIG的输出为NQ，经过一个反相器INV10输出Q。

二输入保护门的结构是，两个PMOS和两个NMOS串联，PM1和PM2串联，NM1和NM2串联，PM1的源级接VDD，PM2的漏极接NM2的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM2和NM2的漏极作为输出O；DIG在两个输入不相同的时输出为高阻态。在两个输入信号相同时，二输入保护门的功能与反相器的功能一致。

三输入保护门结构为：使用三个PMOS管PM4、PM5、PM6串联，三个NMOS管NM4、NM5、NM6串联；PM4的源级接VDD，PM6的漏极接NM6的漏极，NM4的源级接GND，PM4和NM4的栅 极作为一个输入A，PM5和NM5的栅极作为另一个输入B，PM6和NM6的栅极作为另一个输入C，PM6和NM6的漏极作为输出O，TIG在三个输入不相同的时输出为高阻态，在三个输入信号相同时，三输入保护门的功能与反相器的功能一致。

与已有技术相比，本实用新型的技术特点与效果：

该结构是通过结构设计的手段对电路进行加固的，能够稳定的抵抗单粒子效应引发的双节点翻转。

相对于其他抵抗双节点翻转的结构来说，该触发器使用较少数目的晶体管，具有较小的面积和功耗。

附图说明

图1可以抵抗双节点翻转的触发器的电路结构；

图2(a)DIG的晶体管级结构，(b)DIG的逻辑符号，(c)DIG的时序图；

图3(a)TIG的晶体管级结构，(b)TIG的逻辑符号，(c)TIG的时序图。

具体实施方式

本实用新型的目的是提供一种可以应用于辐射环境下的触发器，可以抵抗DNU。当触发器的存储节点由于重离子轰击而发生单粒子效应时，该触发器能够通过保护门泄放掉沉积在敏感节点上的电荷，从而使触发器的存储状态不会发生改变，抵抗单节点翻转和双节点翻转。

本实用新型采用的技术方案是：