[实用新型]超低功耗的时钟系统

说明书

技术领域

本发明涉及一种超低功耗的时钟系统。

背景技术

手持或便携设备(下称便携设备)，一般都集成高精度时钟系统。设备有时要进入睡眠低功耗模式，但时钟系统必须处于活跃状态，必然要求时钟系统的功耗尽可能低，以延长电池的使用时间。

片上全集成的高精度时钟系统功耗高，所以现在都采用外接高精度晶体(Crystal)、片上集成驱动电路(晶体振荡器)实现时钟系统。为了实现更低功耗，一般采用频率较低的诸如32.768KHz的晶体。

图1是一种现有技术时钟系统的示意图。如图1所示，该时钟系统包括驱动器、数字整形单元和片外的晶体。驱动器可采用如图2a和图2b所示的电路结构，驱动器连接在供电电源和地之间。

数字整形单元可采用具有反相功能的共源放大电路和整形链串接组成。图3是采用电流源偏置的数字整形电路的示意图。如图3所示，共源放大电路由NMOS管N1和电流源I1组成。数字整形单元将晶体振荡器输出的模 拟信号XTAL_OUT(正弦波或失真的正弦波)整形成数字方波信号输出。

整形链由多个串接的数字反相器组成。图4是为数字整形单元用的数字反相器示意图。如图4所示，数字反相器由PMOS管和NMOS管组成。当输入信号IN电压大于NMOS的开启电压V_THN，并且大于电源电压VDD减去PMOS管的开启电压V_THP即V_DD-V_THP时，NMOS管导通，PMOS管关断，输出端OUT和地GND端之间呈现较低阻抗，输出端电压等于地GND；当输入信号IN电压小于电源电压VDD减去PMOS管的开启电压V_THP即V_DD-V_THP，并且小于NMOS管的开启电压V_THN时，PMOS管导通，NMOS管关断，输出端OUT和电源VDD之间呈现较低阻抗，输出端电压等于电源电压VDD。

由电池供电的便携设备，会出现V_DD-V_THP大于V_THN情况，尤其电池电量较高的情况。所以，当输入信号IN电压处于V_THN和V_DD-V_THP之间时，PMOS和NMOS同时导通，这样就形成电源VDD到OUT和OUT到地GND的低阻抗通路，产生极大的电流损耗。电源电压VDD越高，损耗越大。同时，当输入信号IN电压处于V_THN和V_DD-V_THP之间的过渡时间越长，损耗也变大。

现有的技术解决方法是通过增大NMOS和PMOS的沟道长度来增大导通时的阻抗，以便减小过渡区的能量损耗。但是这对于超低功耗时钟系统不适用，第一，会导致数字反相器驱动能力变差，被驱动的下一级反相器同样存在大的损耗问题；第二，大的沟道必定产生大的输入寄生电容，增加V_THN增加到V_DD-V_THP的过渡时间，因而也会增加损耗；第三，会增加器件面积。

发明内容

本发明在第一方面提供一种时钟系统。所述系统包括：驱动器，和晶体构成晶体振荡器；数字整形单元，将晶体振荡器输出的模拟信号整形成数字时钟信号；低压产生器，产生幅度低于电源电压的第一电压，并且以该第一电压给数字整形单元供电；电平平移单元将数字整形单元输出的幅度为第一电压的数字时钟信号转为幅度为电源电压的数字时钟信号。

在第一方面中，优选地，低压产生器包括连接成二极管结构的至少两个MOS管，所述至少两个MOS管彼此串联并且采用电流源驱动。

优选地，所述至少两个MOS管包括一个PMOS管和一个NMOS管。

优选地，电压产生器包括第五NMOS管和第六NMOS管，第五NMOS管连接在电流源和至少两个MOS管之间，第六NMOS管的栅极连接在第五NMOS管的漏极，漏极连接在电源电压，源极提供第一电压。

优选地，低压产生器包括PMOS管和NMOS管；其中，电源电压通过电流源驱动PMOS管和NMOS管；NMOS管的源极接地，漏极和PMOS管的漏极相连，栅极和PMOS管的源极相连且接至电流源，PMOS管的栅极接地；PMOS管的源极提供第一电压。