[实用新型]PLD烧写系统

说明书

技术领域

本实用新型涉及电子电路设计技术领域，特别涉及一种PLD烧写系统。

背景技术

不管在商用领域还是工业领域，PLD(Programmable Logic Device,可编程逻辑器件)的应用日趋广泛。一般厂商采用先贴装生产，在单板测试时或测试前完成PLD编程。

JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

各厂商PLD编程均使用专用的编程器，如ALTERA公司的USB BLASTER，XILINX公司的USB Cable等，尽管都采用JTAG接口烧写方式，但却并不能通用。目前许多系统中包含多个PLD器件，甚至多个厂家的PLD器件。这使得烧写过程要准备多个设备，进行多次人工操作，过程复杂容易出错，生产效率也无法提高。

图1所示是常见的一种测试系统烧写部分的拓扑结构。该系统被测板卡上包括ALTERA公司和XILINX公司各一款PLD，则该系统需要包括工控机或工控板1、ALTERA烧写器2、XILINX烧写器3、被测板卡4、电源5、USB线缆6等。

在烧写工作中，需要先连接ALTERA烧写器2与被测板卡4，上电，开启ALTERA烧写软件，完成ALTERA公司PLD烧写；然后断电，拔下ALTER烧写器2，插入XILINX烧写器3，上电，开启XILINX烧写软件，完成XILINX公司PLD烧写，然后断电。要构建这套系统，就要采购多种烧写器，提高了系统成本，占用了更多的接口；由于烧写过程中要插拔多次，容易出错，无法实现烧写的无人值守，效率较低。

计算机，通常都设置有25针D型并口，25针D型并口的针脚功能如下表。

针脚功能针脚功能1选通(STROBE低有效)14自动换行(AUTOFEED低有效)2数据位0（DATA0）15错误(ERROR低有效)3数据位1(DATA1)16初始化(INIT低有效)4数据位2(DATA2)17选择输入(SLCTIN低有效)5数据位3(DATA3)18地(GND)6数据位4(DATA4)19地(GND)7数据位5(DATA5)20地(GND)8数据位6(DATA6)21地(GND)9数据位7(DATA7)22地(GND)10确认(ACKNLG低有效)23地(GND)11忙(BUSY)24地(GND)12却纸(PE)25地(GND)13选择(SLCT)