[实用新型]PLD烧写系统

权利要求书

1.一种PLD烧写系统，其特征在于，包括计算机、组合逻辑电路、被测板卡；

所述被测板卡，有多个PLD，每个PLD对应设置一JTAG接口；

所述组合逻辑电路，包括一个或多个直通电路、多个三态缓冲器；

所述直通电路，用于直接进行逻辑电平转换；

所述三态缓冲器，当使能端有效时，进行正常逻辑状态输出，当使能端无效时，进入高阻状态；

所述计算机的并口的非复用的针脚，通过一个直通电路接到被测板卡的一个PLD的JTAG接口的一个针脚；

所述计算机的并口的复用的但仅用于输出的针脚，通过直通电路分别接到被测板卡的多个PLD的JTAG接口的相应针脚；

所述计算机的并口的复用的而且用于输入及输出的针脚，或者复用的仅用于输入的针脚，通过多个三态缓冲器分别接到被测板卡的多个PLD的JTAG接口的相应针脚或地。

2.根据权利要求1所述的PLD烧写系统，其特征在于，

所述组合逻辑电路，使用逻辑门或可编程器件实现。

3.根据权利要求1所述的PLD烧写系统，其特征在于，

所述直通电路，由两个顺序连接的缓冲器组成。

4.根据权利要求1所述的PLD烧写系统，其特征在于，

所述组合逻辑电路，通过并口下载线同计算机的25针D型并口连接。

5.根据权利要求1所述的PLD烧写系统，其特征在于，

所述计算机发出状态控制信号到各三态缓冲器的使能端，控制三态缓冲器进行正常逻辑状态输出或进入高阻状态。

6.根据权利要求1所述的PLD烧写系统，其特征在于，

所述被测板卡，有两个PLD，一个ALTERA公司的一款PLD，另一个为XILINX公司的一款PLD；

所述组合逻辑电路，包括两个直通电路及两个三态缓冲器；

计算机的25针D型并口的3号针脚，通过一直通电路接ALTERA公司的该款PLD的对应设置的JTAG口的TMS线，并通过一直通电路接XINLIX公司的该款PLD的对应设置的JTAG口的TCK线；

一个三态缓冲器，输出端接计算机的25针D型并口的11号针脚，输入端接ALTERA公司的该款PLD的对应设置的JTAG口的TDO线；

另一个三态缓冲器，输出端接计算机的25针D型并口的11号针脚，输入端接地；

两个三态缓冲器的使能端接状态控制信号。