[实用新型]一种延迟时间稳定的时钟树驱动电路

权利要求书

1.一种延迟时间稳定的时钟树驱动电路，包括依次连接的一级时钟选择电路、驱动电路、二级时钟选择电路以及时钟沿对准电路，其特征在于：

所述一级时钟选择电路上还连接有NMOS管和PMOS管，NMOS管和PMOS管的漏端均与一级时钟选择电路连接；

所述驱动电路上连接有NMOS管和PMOS管，NMOS管和PMOS管的漏端均与驱动电路连接；

所述二级时钟选择电路上连接NMOS管和PMOS管，NMOS管和PMOS管的漏端均与二级时钟选择电路连接；

向所有NMOS管的栅端输入同一个电压，向所有PMOS管的栅端输入另一个相同电压，所有NMOS管的源端均接地，所有PMOS管的源端均接供电电压。

2.根据权利要求1所述的延迟时间稳定的时钟树驱动电路，其特征在于：还包括电流镜像电路，所述电流镜像电路的输入端为一个与温度电压无关的参考电流Iref，所述电流镜像电路输出电压vbiasn和电压vbiasp，所述电压vbiasn连接到所有NMOS管的栅端，所述电压vbiasp连接到所有PMOS管的栅端。

3.根据权利要求1或2所述的延迟时间稳定的时钟树驱动电路，其特征在于：所述电流镜像电路的输入端为DRAM芯片产生的与温度电压无关的参考电流Iref。