[实用新型]处理器模块检测装置及系统

说明书

技术领域

本实用新型涉及产品检测装置及系统，特别是涉及用于检测具备一定功能的处理器模块的装置及系统。

背景技术

在复杂的涉及处理器产品的开发过程中，通常采用处理器模块化设计，也就是将处理器，简称FLASH的闪存存储器，简称RAM的随机存取存储器，时钟芯片等外围芯片和器件设置在一个小的印刷电路板PCB上，制成处理器模块。处理器模块化设计可为主板节省空间，同时方便整台设备查找故障和维护。处理器模块是其所工作设备的核心，对处理器模块的检测就非常重要。现有技术对处理器模块的检测方案是制造检验工装，根据处理器模块需要完成的功能在该工装上添加外围电路。现有技术对处理器模块的检测方案还存在以下的缺陷和不足之处：

现有技术检测方案往往只能针对部分功能实施检测，也不能检测到处理器模块的每一个输入/输出端口，即I/O端口，并且不能自动检测，检测操作流程多；而且现有技术检测方案还需要工具辅助检测，这些工具包括串口线、网口线、示波器等；另外，现有技术检测方案即使检测到故障，也不能准确定位，往往需要用完全替换处理器模块的方式排除故障，造成维护不方便且成本高。

实用新型内容

本实用新型要解决的技术问题在于避免现有技术的不足之处而提出能够对处理器模块进行全面检测并定位故障点的处理器模块检测装置，以及能够批量化检测处理器模块的处理器模块检测系统。

本实用新型解决所述技术问题可以通过采用以下技术方案来实现：

设计、制造一种处理器模块检测装置，包括用于电连接处理器模块各端口的处理器模块端子单元，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元，用于为装置提供电源的、电连接处理器模块端子单元的电源输入单元，用于显示检测状态的、电连接处理器模块端子单元的状态指示单元；所述状态指示单元包括至少一个状态指示灯。

所述串口检测单元可以具体为如下结构，所述串口检测单元包括串口收发器芯片、第一短接帽和第二短接帽，所述处理器模块包括第一串口和第二串口。当处理器模块设置在处理器模块端子单元内时，所述串口收发器芯片的第一发送接口电连接处理器模块的第一串口的接收端，该串口收发器芯片的第二接收接口电连接处理器模块的第一串口的发送端；所述串口收发器芯片的第三发送接口电连接处理器模块的第二串口的接收端，该串口收发器芯片的第四接收接口电连接处理器模块的第二串口的发送端。所述串口检测单元还设置有电连接第一串口的发送端的第一短接节点，电连接第一串口的接收端的第三短接节点，电连接第二串口的发送端的第二短接节点，电连接第二串口的接收端的第四短接节点；当串口检测单元启动检测时，所述第一短接帽电连接第一、第四短接节点，第二短接帽电连接第二、第三短接节点。

具体而言，所述静态随机存取存储器采用存储器芯片IS61LV256AL-10TI，包括八个地址总线接口和十五个数据总线接口。当处理器模块设置在处理器模块端子单元内时，所述处理器模块的地址总线电连接静态随机存取存储器的地址总线接口，处理器模块的数据总线电连接静态随机存取存储器的数据总线接口，通过对静态随机存取存储器读写数据检测处理器模块的总线电路。

所述输入/输出端口检测单元可以具体为如下结构，所述输入/输出端口检测单元包括至少一个数据缓存器，以及至少一个3/8译码器；所述数据缓存器采用总线收发器芯片SN74HC245DW，包括八个数据输入端口和八个数据输出端口。当处理器模块设置在处理器模块端子单元内时，所述处理器模块的所有输入/输出端口分别电连接各数据缓存器的输入端口；所述处理器模块的三个地址总线电连接3/8译码器的输入端，该3/8译码器的输出端分别电连接数据缓存器的片选信号输入端；处理器模块通过读取数据缓存器的数据输出端口判断检测处理器模块输入/输出端口的电路通道是否正确。

更具体地，所述处理器模块检测装置还包括用于显示检测结果的、电连接处理器模块端子单元的液晶显示器单元，用于检测处理器模块功耗的、电连接处理器模块端子单元的电流检测单元，用于复位检测装置的、电连接处理器模块端子单元的复位电路单元，用于调试处理器模块的、电连接处理器模块端子单元的调试烧录单元。