[实用新型]一种具有频率自校正功能的低噪声锁相环

说明书

技术领域

本实用新型涉及一种低噪声锁相环，尤其是涉及一种具有频率自校正功能的低噪声锁相环。

背景技术

锁相的概念是在20世纪30年代提出的，而且很快在电子学和通信领域中获得广泛的应用。锁相环是一种频率选择电路，它的输出设计成与输入信号同步，并且能不受输入信号频率上噪声或起伏的影响而保持同步。

   最常用的锁相环电路如图1所示，包括鉴频鉴相器，电荷泵，低通环路滤波器，压控振荡器和分频器。整个锁相环路的工作原理可以描述为：首先，鉴频鉴相器比较压控振荡器输出信号和参考输入信号的相位，得到两者相位的超前滞后信息，然后控制电荷泵对滤波器的电容进行充电或者放电，提高或者降低压控振荡器的控制电压，从而调节压控振荡器的输出信号频率，最终当使鉴频鉴相器两输入信号的频率相等，相位误差很小且恒定，这样环路就达到锁定。

   噪声性能是锁相环设计的一个重要指标，压控振荡器的压控增益越小噪声性能越好，然而，小的压控增益将会减小锁相环输出频率的范围。同时，由于工艺，温度，使用环境的偏差，会使锁相环的输出频率发生变化，通常是通过手动校正输出频率来解决这一问题，这一方法效率很低，限制了锁相环的应用范围。

实用新型内容

本实用新型主要是解决现有技术所存在的技术问题；提供了一种实现了在较低的压控增益条件下获得较大的频率输出范围，降低了锁相环的噪声；并可以让锁相环的输出在不同频率间快速切换，同时提高了锁相环的抗干扰能力和工作效率，扩大了锁相环的应用范围的一种具有频率自校正功能的低噪声锁相环。

本实用新型的上述技术问题主要是通过下述技术方案得以解决的：

一种具有频率自校正功能的低噪声锁相环，其特征在于，包括锁相环路和自校正电路；其中锁相环路包括依次连接的鉴频鉴相器，电荷泵，低通环路滤波器，压控振荡器，分频器；自校正电路包括电压比较器，逻辑电路；所述锁相环路和自校正电路相连。

在上述的一种具有频率自校正功能的低噪声锁相环，所述的压控振荡器包括偏置PMOS管MP0、固定电容C1，C2，C3，C4、谐振电感L1、压控变容管Cv1，Cv2，Cv3，Cv4、由PMOS管MP1和PMOS管MP2交叉耦合构成的负阻，以及用于实现频率自校正的电容阵列模块；其中MP0源端接电压VDD，MP0的栅端接外部偏置电压，MP0的漏端接MP1和MP2的源端；MP1的漏端接在MP2的漏端，MP1的源端接在MP2的栅端，MP1的栅端接在MP2的源端；C1一端接MP2栅端，另一端接Cv1；C2一端接MP2栅端，另一端接Cv2；C3一端接MP1栅端，另一端接Cv3；C4一端接MP1栅端，另一端接Cv4；Cv1一端接C1，另一端接Cv3；Cv2一端接C2，另一端接Cv4；Cv3一端接C3，另一端接Cv1；Cv4一端接C4，另一端接Cv2；C1与Cv1的公共端接外部电压V1；C2与Cv2的公共端接外部电压V1；C3与Cv3的公共端接外部电压V2；C4与Cv4的公共端接外部电压V2；Cv1与Cv3的公共端和Cv2与Cv4的公共端同时接控制电压Vtune；L1一端接MP1栅端，另一端接MP2栅端，控制端接地。