[实用新型]一种具有频率自校正功能的低噪声锁相环

权利要求书

1.一种具有频率自校正功能的低噪声锁相环，其特征在于，包括锁相环路和自校正电路；其中锁相环路包括依次连接的鉴频鉴相器，电荷泵，低通环路滤波器，压控振荡器，分频器；自校正电路包括电压比较器，逻辑电路；所述锁相环路和自校正电路相连。

2.根据权利要求1所述的一种具有频率自校正功能的低噪声锁相环，其特征在于，所述的压控振荡器包括偏置PMOS管MP0、固定电容C1，C2，C3，C4、谐振电感L1、压控变容管Cv1，Cv2，Cv3，Cv4、由PMOS管MP1和PMOS管MP2交叉耦合构成的负阻，以及用于实现频率自校正的电容阵列模块；其中MP0源端接电压VDD，MP0的栅端接外部偏置电压，MP0的漏端接MP1和MP2的源端；MP1的漏端接在MP2的漏端，MP1的源端接在MP2的栅端，MP1的栅端接在MP2的源端；C1一端接MP2栅端，另一端接Cv1；C2一端接MP2栅端，另一端接Cv2；C3一端接MP1栅端，另一端接Cv3；C4一端接MP1栅端，另一端接Cv4；Cv1一端接C1，另一端接Cv3；Cv2一端接C2，另一端接Cv4；Cv3一端接C3，另一端接Cv1；Cv4一端接C4，另一端接Cv2；C1与Cv1的公共端接外部电压V1；C2与Cv2的公共端接外部电压V1；C3与Cv3的公共端接外部电压V2；C4与Cv4的公共端接外部电压V2；Cv1与Cv3的公共端和Cv2与Cv4的公共端同时接控制电压Vtune；L1一端接MP1栅端，另一端接MP2栅端，控制端接地。

3.根据权利要求2所述的一种具有频率自校正功能的低噪声锁相环，其特征在于，所述电容阵列模块包括反相器INVm，其中m为1，2，3，4，5；电阻R1m，R2m，其中m为1，2，3，4，5；以及用于实现频率自校正的固定电容C1m，C2m，其中m为1，2，3，4，5；各固定电容串接在一组开关SWn上，其中n为1，2，3，4，5；开关的开启或关断由5位控制字B<4:0>控制，控制字由自校正电路产生；第一级电路结构为：开关为NMOS管SW1，SW1的栅端接控制字信号B<0>，SW1的源端接C21，SW1的漏端接C11；R11一端接R21，另一端接SW1的漏端，R21一端接R11，另一端接SW1的源端；INV1输入端接控制字信号B<0>，输出端接R11与R21的公共端；C11一端接SW1的漏端，另一端接MP2的栅端，C21一端接SW1的源端，另一端接MP1的栅端；第二级电路结构为：开关为NMOS管SW2，SW2的栅端接控制字信号B<1>，SW2的源端接C22，SW2的漏端接C12；R12一端接R22，另一端接SW2的漏端，R22一端接R12，另一端接SW2的源端；INV2输入端接控制字信号B<1>，输出端接R12与R22的公共端；C12一端接SW2的漏端，另一端接MP2的栅端，C22一端接SW2的源端，另一端接MP1的栅端；第三级电路结构为：开关为NMOS管SW3，SW3的栅端接控制字信号B<2>，SW3的源端接C23，SW3的漏端接C13；R13一端接R23，另一端接SW3的漏端，R23一端接R13，另一端接SW3的源端；INV3输入端接控制字信号B<2>，输出端接R13与R23的公共端；C13一端接SW3的漏端，另一端接MP2的栅端，C23一端接SW3的源端，另一端接MP1的栅端；第四级电路结构为：开关为NMOS管SW4，SW4的栅端接控制字信号B<3>，SW4的源端接C24，SW4的漏端接C14；R14一端接R24，另一端接SW4的漏端，R24一端接R14，另一端接SW4的源端；INV4输入端接控制字信号B<3>，输出端接R14与R24的公共端；C14一端接SW4的漏端，另一端接MP2的栅端，C24一端接SW4的源端，另一端接MP1的栅端；第五级电路结构为：开关为NMOS管SW5，SW5的栅端接控制字信号B<4>，SW5的源端接C25，SW5的漏端接C15；R15一端接R25，另一端接SW5的漏端，R25一端接R15，另一端接SW5的源端；INV5输入端接控制字信号B<4>，输出端接R15与R25的公共端；C15一端接SW5的漏端，另一端接MP2的栅端，C25一端接SW5的源端，另一端接MP1的栅端。