[实用新型]驱动电路、GOA单元、GOA电路及显示装置

说明书

技术领域

本实用新型涉及显示器制造领域，尤其涉及一种驱动电路、GOA单元、GOA电路及显示装置。

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA（Gate Driver on Array，阵列基板行驱动）的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路，其中该栅极开关电路中的每个移位寄存器也称GOA单元。

其中，移位寄存器电路包括若干个移位寄存器，每一移位寄存器对应一条栅线，具体的每一移位寄存器的输出端连接一条栅线；且一移位寄存器的输出端连接下一移位寄存器的输入端。现有移位寄存器中上拉/下拉TFT（Thin Film Transistor，薄膜场效应晶体管）控制结构一般都采用单栅极TFT。该结构可以适用于a-Si TFT，但是当变更为氧化物TFT时，由于阈值电压Vth过低，电路响应缓慢，造成漏电严重，甚至使得移位寄存器不能正常工作。

实用新型内容

本实用新型的实施例提供一种驱动电路、GOA单元、GOA电路及显示装置，能够提高电路响应速度，减少漏电流。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，提供一种驱动电路，至少一个上拉和下拉单元,所述上拉和下拉单元用于对控制的节点电压进行上拉或下拉；

所述至少一个上拉和下拉单元中至少包含一个双栅极晶体管，

所述双栅极晶体管用于在导通状态下加速对所述节点的充电或放电；

或者，所述双栅极晶体管用于在截止状态下减少通过所述节点的漏电流。

可选的，同一个双栅极晶体管的第二栅极连接控制信号输入单元，所述控制信号输入单元用于向所述同一个双栅极晶体管的第二栅极提供与所述同一个双栅极晶体管第一栅极相同的时序信号。

可选的，包括至少一上拉和下拉单元，上拉和下拉单元中均至少包含一个双栅极晶体管，所述上拉和下拉单元的双栅极晶体管的第二栅极连接控制信号输入单元，所述控制信号输入单元用于向所述上拉和下拉单元的双栅极晶体管的第二栅极提供不同时序信号。

可选的，包括至少一个上拉和下拉单元，连接第一信号端、第二信号端、第一信号输入端、控制节点和第二信号输入端；用于在所述第一信号输入端的信号控制下将所述控制节点的电压与所述第一信号端拉齐，或者在所述第二信号输入端的控制下将所述控制节点的电压与所述第二信号端拉齐。

可选的，所述上拉和下拉单元包括上拉子单元和下拉子单元；

所述上拉子单元包含一个双栅极晶体管，该双栅极晶体管的第二栅极和第一栅极连接相同的时序信号，该双栅极晶体管的源极连接第一信号端，该双栅极晶体管的漏极连接所述控制节点；

和/或，

所述下拉子单元包括一个双栅极晶体管，该双栅极晶体管第二栅极和第一栅极连接相同时序信号，源极连接第二信号端，漏极连接所述控制节点。

一方面，提供一种GOA单元，包括：任一上述的驱动电路。

可选的，所述GOA单元，包括：

第一上拉和下拉单元，连接第一电压端、第二电压端、信号输入端、第一节点和第二节点；用于在所述信号输入端的信号控制下将所述第一节点的电压与所述第一电压端拉齐，或者在所述第二节点的控制下将所述第一节点的电压与所述第二电压端拉齐；

第二上拉和下拉单元，连接第二时钟信号端、所述第一电压端、第二电压端、信号输入端、第一节点和第二节点；用于在所述第二时钟信号端信号的控制下将所述第二节点的电压与所述第一电压端的电压拉齐，或者在所述信号输入端的信号控制下将所述第二节点的电压与所述第二电压端拉齐；

第三上拉和下拉单元，连接第一时钟信号端、输出端、所述第一节点、第二节点和所述第二电压端；用于在所述第一节点的控制下将所述第一时钟信号端的信号在所述输出端输出，或者在所述第二节点的控制下将所述输出端的电压与所述第二电压端拉齐。

可选的，所述第一上拉和下拉单元，包括第一晶体管和第二晶体管，所述第一晶体管的源极连接所述第一电压端，所述第一晶体管的漏极连接所述第一节点；所述第一晶体管的第一栅极连接所述信号输入端；

所述第二晶体管的源极连接所述第一节点，所述第二晶体管的漏极连接所述第二电压端，所述第二晶体管的第一栅极连接所述第二节点；