[实用新型]集成电路的双基岛7引脚引线框结构

说明书

技术领域

    本实用新型涉及一种集成电路封装引线框架结构，更具体的说，涉及一种集成电路的双基岛7引脚引线框结构，使得封装集成电路产品有更佳的高电压差性能。

背景技术

随着集成电路制造工业的迅速发展，便携式电子产品占据了越来越多的市场，积体电路封装集成化已成为便携式电子产品系统设计中的一个至关重要的环节。其中，芯片的封装方式是确定产品尺寸、形状、重量和性能指标的关键。高功率驱动IC经过一段长期的飞速发展之后，现如今已经于广泛地应用于金融、交通、娱乐、体育等领域的显示部分。随着平板显示屏的快速发展，有平板显示屏“心脏”之称的屏幕驱动IC也经历了一段长期的发展改进时期，除了功能的日渐多样化和日臻完善之外，其封装形式也逐渐小型化和系列化，在全球范围来看，平板显示屏幕驱动IC厂家越来越多，其产品也越来越丰富，IC的封装也实现了多样化，有SOP、SSOP、TSSOP、PDIP、QFN等等，可以满足市场上对各式封装的需求。目前市场上多采用SSOP-1.0mm和SSOP-0.635mm这两种封装形式。由于其起步较早，流通性广泛，同时这两种封装也具有比标准的小巧，适宜布线等优势，逐渐的在市场上占据主导地位，以这两种封装为标准的PCB板也逐渐的成为市场上的主流公板。平板显示屏制造与生产领域占据着重要地位，在此有利形势下，企业在屏幕驱动IC领域也起得了长足的发展。至于IC的封装，出于习惯，大都采用市场比较通用的SSOP-1.0mm和SSOP-0.635mm，这一点有利于企业的快速发展，但同时也限制了IC设计开发企业的系列化道路。这也是IC设计企业的一个短板，不走产品的系列化，它本身的产品开拓能力也会弱化，有其局限性。随着市场上对平板显示屏的要求越来越高，显示屏的清晰化，精细化，流畅化的需求会越来越凸显出来，这对平板显示屏生产的各个环节都会提出新的需求，特别是对集成电路高功率性能及更高可靠性的需求，原先传统的SOP封装已不能满足平板显示驱动IC对高功率、高可靠性的封装需求，签于此，我们设计实用新型了高压差SOP7pin封装技术。传统的SOP双基岛封装引线框架设计中，封装体内，基岛及基岛与管脚之间的间隙均为0.2mm，间隙放电电压值是1401V，间隙空气击穿强度为70V/dmm(注:1dmm=0.01mm）；封装体外，Pin7与pin8之间间距为1.27mm，间隙放电电压值是2195V，间隙空气击穿强度为17.28V/dmm(注:1dmm=0.01mm）。

发明内容

本实用新型的技术目的是为了解决微小间距电压击穿空气放电现象，克服传统SOP双基岛封装对微小间距电压击穿空气放电的不足，本实用新型提供了一种提高间隙放电电压值以达到防空气击穿的集成电路的双基岛7引脚引线框结构。

集成电路的双基岛7引脚引线框结构，包括基板上设有基岛及引线框单元，所述基岛上设有芯片，所述芯片设有7个引线管脚，基岛之间的间隙距离为0.5mm，引线管脚与基岛之间间隙距离为0.4mm；引线框单元8个为一列，分成若干列设置在所述基板上。

更进一步的，所述引线框单元每两列为一组，分成若干组设置在所述基板上。

更进一步的，所述引线框单元共有16组整齐排列在所述基板上。

本实用新型的封装技术与现有技术相比具有以下有益的技术效果：在本实用新型中，把集成电路设计成7个引线管脚。采用混合封装方法，把原来的单基岛设计成双基岛结构，可以同时封装两颗芯片，节约了封装成本，以前封装两个芯片才可以达到的功能，采用本封装可以在一个封装体完成封装，降低了封装功耗，提高电气性能，节约了印制电路板成本，减少了产品体积。框架两基岛间隙及管脚与基岛间隙明显的加大，大大减小了由于间距过小而产生的电压击穿空气放电现象风险；间隙放电电压值大大提高，间隙空气击穿强度大大降低，满足高功率驱动IC的封装。由于框架每列设置了8个引线框单元，相比现有传统的SOP封装引线框结构，生产效率大大提高，从而大大降低了人工成本；同时也能够有效降低用电量以及树脂的用量，因而技术效果明显。

附图说明

    图1是为本实用新型一个实施例的结构示意图。

图2 为本实用新型一个实施例中图1的A标记处的放大图。

具体实施方式