[发明专利]用于耐高电压驱动器的装置

说明书

本发明描述了一种用于耐高电压驱动器的装置，其包括：第一电源；比第一电源低的第二电源；串联耦合的并且被偏置的第一晶体管和第二晶体管，第一晶体管和第二晶体管耦合到焊盘；耦合到第一电源和第一晶体管或第二晶体管之一的第一上拉晶体管；耦合到第一晶体管或第二晶体管之一的下拉晶体管；以及耦合到第二电源、下拉晶体管和第一晶体管或第二晶体管之一的第二上拉晶体管。

技术领域

本发明涉及用于耐高压驱动器的装置。

背景技术

过度电性应力(EOS)对传统的输入-输出(I/O)缓冲器是一个挑战，该缓冲器被要求在高电源(例如，3.3V)下操作以用于向后兼容性或在低电源(例如，1V)下操作以用于下一代低功率应用。例如，通用串行总线(USB)2.0兼容I/O缓冲器被要求在经典(CL)模式中提供功能，其中缓冲器使用3.3V电源驱动信号，并且还被要求在高速(HS)模式中提供功能，其中缓冲器使用1.0V电源驱动信号。为了使缓冲器为两个操作模式都提供功能，使用了增加面积和功率的双缓冲器设计。

发明内容

根据本发明的一个方面，提供了一种用于耐高电压的装置。该装置包括：第一电源；第二电源，所述第二电源比所述第一电源低；串联耦合的且被偏置的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管耦合到焊盘；与所述第一电源以及所述第一晶体管耦合的第一上拉晶体管；与所述第二晶体管耦合的下拉晶体管；以及与所述第二电源、所述下拉晶体管、以及所述第二晶体管耦合的第二上拉晶体管，其中所述第一上拉晶体管、所述第一晶体管和所述第二晶体管以及所述下拉晶体管形成第一驱动器以在第一操作模式中工作，并且所述第二上拉晶体管、所述下拉晶体管以及所述第二晶体管形成第二驱动器以在第二操作模式中工作。

根据本发明的另一个方面，提供了一种用于耐高电压的驱动器。该驱动器包括：与第一电源耦合的第一上拉晶体管，所述第一上拉晶体管能够由第一前级驱动器控制；与第二电源耦合的第二上拉晶体管，所述第二上拉晶体管能够由第二前级驱动器控制；串联耦合的并被偏置的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管耦合到焊盘，所述第一晶体管和所述第二晶体管将所述第一上拉晶体管与所述第二上拉晶体管间隔开，所述第一晶体管与所述第一上拉晶体管耦合，并且所述第二晶体管与所述第二上拉晶体管耦合；以及与所述第二上拉晶体管耦合的第一下拉晶体管，其中所述第一上拉晶体管、所述第一晶体管和所述第二晶体管以及所述第一下拉晶体管形成第一驱动器以在第一操作模式中工作，并且所述第二上拉晶体管、所述第一下拉晶体管以及所述第二晶体管形成第二驱动器以在第二操作模式中工作。

附图说明

本公开内容的实施例将根据以下给出的具体实施方以及根据本公开内容的各个实施例的附图而更全面地理解，但是，并不应当将本公开限制于具体实施例，它们仅用于解释和理解。

图1例示了具有用于高电压和低电压操作的两个不同的缓冲器的通用传输器驱动器。

图2例示了根据本公开内容的一个实施例的耐高电压驱动器。

图3例示了根据本公开内容的一个实施例的耐高电压差分驱动器。

图4例示了根据本公开内容的一个实施例的使用耐高电压驱动器的输入-输出(I/O)系统。

图5是根据本公开内容的一个实施例的具有耐高电压驱动器的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

图1显示了具有用于高电压和低电压操作的两个不同的缓冲器的通用传输器驱动器100。这里，驱动器100包括在低电源(例如，1V)下操作的高速(HS)驱动器101，以及经典(CL)驱动器102和103。CL驱动器102和103在传统电源(例如，3.3V)下操作，传统电源是比用于HS驱动器101的电源更高的电源。