[发明专利]低功率的静电放电鲁棒的线性驱动器

说明书

本发明提供了一种低功率的静电放电鲁棒的线性驱动器，其中，描述了一种装置，其包括：与焊盘耦合的p型上拉驱动器；用作第一二极管的n型器件，n型器件与p型上拉驱动器并联耦合；耦合到焊盘的n型下拉驱动器；以及用作第二二极管的p型器件，p型器件与n型下拉驱动器并联耦合。

背景技术

传统的输入-输出(I/O)驱动器使用高电阻式CPR(成本精确电阻器(costprecision resistor)或多晶硅电阻器(poly resistor)以实现驱动器线性化。因此，大PMOS和NMOS晶体管以及并联CPR被用于实现低驱动器输出阻抗(例如，50Ω驱动器阻抗)。大PMOS和NMOS器件遭受栅极漏电流而降低功率特性。减小驱动器尺寸的一种方法是使用低电阻式电阻器。然而，使用低电阻式电阻器会降低驱动器的线性度，其对信号的完整性产生负而影响。

附图说明

依据以下给出的详细说明和本公开内容的不同实施例的附图会更充分地理解本公开内容的实施例，然而其不应认为是将本公开内容局限于特定的实施例，而仅仅是用于解释和理解。

图1显示了带有大电阻器和驱动晶体管的驱动器。

图2显示了根据本公开内容的一个实施例的低功率的静电放电(ESD)鲁棒的驱动器的高级架构。

图3显示了根据本公开内容的一个实施例的低功率的ESD鲁棒的驱动器的电路。

图4-5显示了根据本公开内容的一个实施例的用于低功率的ESD鲁棒的驱动器的前级驱动器。

图6显示了根据本公开内容的一个实施例的用于说明低功率的ESD鲁棒的驱动器的IV(电流-电压)曲线和线性电阻器的图。

图7显示了根据本公开内容的一个实施例的带有补偿的低功率的ESD鲁棒的驱动器的电路。

图8显示了根据本公开内容的一个实施例的带有共源共栅的低功率的ESD鲁棒的驱动器的电路。

图9显示了根据本公开内容的一个实施例的具有低功率的ESD鲁棒的驱动器的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

图1显示了带有大电阻器和驱动晶体管的驱动器100。驱动器100包括具有p型晶体管MP1和MP2的p型上拉驱动器，具有n型晶体管MN1和MN2的n型下拉驱动器，CPR以及耦合到焊盘的静电放电(ESD)二极管D1和D2。这里，CPR非常大(例如，2kΩ)并且提供必要的阻抗线性度。使上拉和下拉驱动器晶体管变大(即，更大的W/L)以适应大的CPR。上拉和下拉驱动器的组合以及CPR导致大的面积。大的上拉和下拉驱动器导致从动态转换和静态栅极漏电流中耗散的大功率。

一些过程节点提供了低电阻式的镇流电阻器，其可减小由CPR使用的总体面积。然而，低电阻式的镇流电阻器可降低驱动器100的线性度。降低的阻抗线性度转化成信号完整性的问题(例如，过冲、下冲、回铃、降低的电压和时间余量等)。

实施例提供了不使用高电阻式的驱动器电阻器的驱动器线性度。实施例提供了驱动器线性化设计，该驱动器线性化设计是ESD鲁棒的且可以被补偿以用于高速精度应用。实施例使用的驱动器设计的尺寸比图1的驱动器小大约一个数量级，同时实施例为高品质的信号完整性提供必要的线性度。

在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释。然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的。在其它实例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。