[发明专利]一种阵列基板和显示装置

权利要求书

1.一种阵列基板，其特征在于，包括若干阵列排布的亚像素单元和设置于阵列基板一侧的栅线驱动器，各亚像素单元对应设置有像素电极和公共电极线，所述像素电极和所述公共电极线部分相对形成存储电容；

在所述亚像素单元内还设置有薄膜晶体管，所述薄膜晶体管根据栅线驱动器所输出的栅线驱动信号开启，所述像素电极在所述薄膜晶体管的开启时间内接收数据线上的数据信号，被充电至指定电压；

同一亚像素单元行中，各亚像素单元的存储电容自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小；

同一亚像素单元行中，对于与所述栅线驱动器的距离最小的亚像素单元和与所述栅线驱动器的距离最大的亚像素单元而言，其二者的存储电容的比值与其二者的像素电极的实际充电时长的比值相等；

与所述栅线驱动器距离最小的亚像素单元和与所述栅线驱动器距离最大的亚像素单元的存储电容的比值为：

T1T1-(n-1)×T2;]]>

其中，T₁为每一亚像素单元的理论充电时长，T₂为每一亚像素单元的延迟充电时长，n为亚像素单元行中的亚像素单元的个数。

2.根据权利要求1所述的阵列基板，其特征在于，每一亚像素单元的理论充电时长为每一帧图像的显示时长与该阵列基板的栅线的条数的比值。

3.根据权利要求1所述的阵列基板，其特征在于，每一亚像素单元的延迟时长为该亚像素单元对应的栅线电阻与寄生电容的乘积，所述寄生电容为栅线和源极、漏极构成的。

4.根据权利要求1所述的阵列基板，其特征在于，同一亚像素单元行中，各亚像素单元的像素电极与公共电极的相对面积自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。

5.根据权利要求4所述的阵列基板，其特征在于，同一亚像素单元行的任意两个相邻的亚像素单元中，距离所述栅线驱动器较近的亚像素单元的存储电容与距离所述栅线驱动器较远的亚像素单元的存储电容的差值固定不变。

6.根据权利要求4所述的阵列基板，其特征在于，同一亚像素单元行的任意两个相邻的亚像素单元中，其二者存储电容的比值为其二者的实际充电时间的比值。

7.根据权利要求1所述的阵列基板，其特征在于，每一亚像素单元行包括5760个亚像素单元。

8.一种显示装置，其特征在于，包括如权利要求1至7任一项所述的阵列基板、以及与所述阵列基板配合的彩膜基板。