[发明专利]沟槽型双层栅MOS及工艺方法

说明书

技术领域

本发明涉及集成电路设计制造领域，特别是指一种沟槽型双层栅MOS的工艺方法。

背景技术

沟槽型双层栅MOS器件，为一种常用的功率MOS器件，其制造工艺包含：

在硅衬底上，生长第一氮化膜；

在硅衬底上，进行沟槽刻蚀；

在沟槽内，生长介质层；

在介质层上，生长第一层多晶硅，并对第一层多晶硅进行反刻蚀；

去除第一层多晶硅上方的沟槽侧壁介质层；

在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；

在第一层多晶硅上，生长热氧介质层；

去除沟槽侧壁的第二氮化膜和硅衬底表面的第一、二氮化膜；

淀积高密度等离子体氧化膜，淀积厚度减薄到原有厚度的1/3；

湿法刻蚀上述高密度等离子体氧化膜；

栅极氧化层生长；

第二层多晶硅淀积与反向刻蚀到硅表面；

硬掩膜氧化膜成长以及硬掩膜的刻蚀；

第二层多晶硅第二次刻蚀；

形成体区并推进；

形成源极并推进；

形成接触孔、形成金属层、钝化层。

通过上述工艺形成的沟槽型双层栅MOS器件，其存在击穿电压BV偏低的问题，一般在硅片边缘保护环区域容易发生IDSS漏电，经显微镜观测发现保护环区域存在异常结，导致源端与漏端之间漏电。

结合如图1所示的现有的沟槽型双层栅MOS的结构分析问题形成的原因，图中1是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是栅氧化层，6是第二多晶硅，由于保护环区域的沟槽内源极多晶硅覆盖到硅表面，且中间没有氧化膜阻挡，在进行源极推进时，该区域被扩散进了P型杂质，如图1中的黑色圈注处，形成了异常的结。

发明内容

本发明所要解决的技术问题在于提供一种沟槽型双层栅MOS。

本发明还要解决的技术问题在于提供所述沟槽型双层栅MOS的工艺方法，避免形成异常结。

为解决上述问题，本发明所述的沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；

所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。

为解决上述问题，本发明所述的制备沟槽型双层栅MOS的工艺方法，包含如下的工艺步骤：

第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进；

第二步，离子注入形成源区；

第三步，进行接触孔第一接膜层淀积；

第四步，进行源区推进；

第五步，进行接触孔第二接膜层淀积；

第六步，形成接触孔、金属层以及钝化层。

进一步地，所述第二步淀积接触孔第一接膜层的厚度为

进一步地，所述第五步淀积接触孔第二接膜层之后，接触孔结膜层的总厚度为

本发明所述的沟槽型双层栅MOS，增加了接触孔接膜层，其工艺方法在源极注入形成之后不立即做推进，而是先做接触孔接膜层淀积，把保护环区沟槽内的源区多晶硅表面覆盖上氧化膜做隔离，再进行源区的高温推进，这样有氧化膜的隔离，使得源区热推进不会被扩散进P型杂质而形成异常结，提高了器件的击穿电压。

附图说明

图1是现有工艺下的器件形成异常结的显微图片。

图2是现有的沟槽型双层栅MOS的剖面结构示意图。

图3是本发明工艺形成接触孔第一接膜层的示意图。

图4是本发明工艺形成接触孔第二接膜层的示意图。

图5是本发明工艺流程图。

附图标记说明

1是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是栅氧化层，6是第二多晶硅，7是接触孔接膜层。

具体实施方式

本发明所述的沟槽型双层栅MOS，如图4所示，其栅极沟槽内包含有第一多晶硅2及第二多晶硅6，形成双层栅，所述第一多晶硅2位于沟槽下部，与沟槽之间间隔有介质层1.第一多晶硅2上方，从下至上依次具有热氧化介质层3及高密度等离子氧化膜4；第二多晶硅6位于高密度等离子氧化膜4上方的沟槽内部，且与沟槽之间间隔有栅氧化层5；所述第二多晶硅6与栅氧化层5之间还间隔有接触孔接膜层7。