[发明专利]一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板

说明书

技术领域

本发明涉及液晶显示领域，尤其涉及一种轻掺杂漏极区的制作方法、薄膜晶体管及薄膜晶体管阵列基板。

背景技术

随着平板显示的发展，高分辨率、低能耗的面板需求不断被提出。低温多晶硅(Low Temperature Poly-Silicon，LTPS)由于具有较高的电子迁移率，而在液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)技术中得到广泛应用。在LTPS技术中，为了抑制异常增加的漏电流，常采用轻掺杂漏极(Light Doped Drain，LDD)。图1a-图1b为现有的LDD区的形成方法的器件剖面图，如图1a所示，在基板101上依次形成缓冲层102、多晶硅层103之后，在多晶硅层103上涂覆光刻胶104并对其图案化，采用离子掺杂工艺对多晶硅层103上未被光刻胶104覆盖的区域进行掺杂，以便通过后续步骤中对该未被光刻胶104覆盖的区域进行第二次掺杂形成重掺杂漏极区；如图1b所示，进行第一次掺杂之后，依次在掺杂后的多晶硅层上形成栅绝缘层和栅金属层，并对栅金属层进行图案化，形成栅电极106，以栅电极106作为掩膜，通过栅电极自对准来确定注入区，再次采用离子掺杂工艺对未被栅电极106覆盖的区域进行掺杂，最终形成轻掺杂漏极区107和重掺杂漏极区108。

综上，现有的LDD区的形成需要进行两次离子掺杂工艺，制备过程比较复杂，且由于两次图案化过程中采用掩模板进行对准时会有偏差，因此形成的LDD区的结深精确度不易控制。

发明内容

本发明提供一种轻掺杂漏极区的制作方法、薄膜晶体管及薄膜晶体管阵列基板。

本发明实施例提供的一种轻掺杂漏极区的制作方法，包括：

在基板上依次形成多晶硅层、栅绝缘层、栅金属层；

对栅金属层进行图案化，形成栅电极；

对栅绝缘层进行刻蚀，形成台阶结构，其中，所述栅电极的宽度小于所述台阶结构的宽度，且所述台阶结构的边缘未被所述栅电极覆盖；

利用所述栅电极和具有所述台阶结构的所述栅绝缘层作为掩膜，采用掺杂工艺对所述多晶硅层进行掺杂，形成轻掺杂漏极区和重掺杂漏极区。

本发明还提供一种薄膜晶体管(ThinFilm Transistor,TFT)，包括采用上述制作方法制得的轻掺杂漏极区，包括：

基板，以及在所述基板上依次形成的多晶硅层、具有台阶结构的栅绝缘层、栅电极；

其中，所述栅电极的宽度小于所述台阶结构的宽度，且所述台阶结构的边缘未被所述栅电极覆盖；

所述轻掺杂漏极区的宽度与所述台阶结构未被所述栅电极覆盖区域的宽度相等。

本发明还提供一种薄膜晶体管阵列基板，包括上述所述的薄膜晶体管。

本发明通过在基板上依次形成多晶硅层、栅绝缘层、栅金属层；对栅金属层进行图案化，形成栅电极；对栅绝缘层进行刻蚀，形成台阶结构，其中，所述栅电极的宽度小于所述台阶结构的宽度，且所述台阶结构的边缘未被所述栅电极覆盖；利用所述栅电极和具有所述台阶结构的所述栅绝缘层作为掩膜，采用离子掺杂工艺对所述多晶硅层进行掺杂，同时形成轻掺杂漏极区和重掺杂漏极区；本发明实施例中由于栅电极的宽度小于所述台阶结构的宽度，且所述台阶结构的边缘未被所述栅电极覆盖，因此只需进行一次离子掺杂工艺，便可形成LDD区，而且能够通过改变台阶的高度和宽度来灵活调节掺杂浓度和LDD区的大小，从而有效减小漏电流。

附图说明

图1a-图1b为现有技术中LDD区的形成方法的器件剖面图；

图2为本发明实施例一提供的一种LDD区的制作方法的流程示意图；

图3a-图3e为本发明实施例一中制备LDD区的工艺流程图；

图4为本发明实施例二提供的一种LDD区的制作方法的流程示意图；

图5a-图5e为本发明实施例二中制备LDD区的工艺流程图；

图6为栅绝缘层有台阶和无台阶两种情况形成漏极区的TFT关态时的电流对比图；

图7为本发明实施例提供的一种TFT阵列基板示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例一