[发明专利]包含中压SGT结构的MOSFET及其制作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种包含中压SGT结构的MOSFET(金属-氧化层半导体场效晶体管)，以及该MOSFET的制作方法。

背景技术

SGT(Split-Gate-Trench，屏蔽栅极沟槽)结构的传统制作方法是先通过一步刻蚀形成沟槽，如图1(a)所示，再通过化学气相沉积(CVD)方法生长屏蔽电极介质层，如图1(b)所示。用这种方法制作得到的SGT结构，由于屏蔽电极和栅极做在同一个沟槽中，因此，相邻屏蔽电极之间的距离a与相邻栅极之间的距离b是相同的，如图2所示。

对于charge-couple(电荷耦合)结构，缩小相邻屏蔽电极之间的距离a可以降低单位面积导通电阻。但是，在传统SGT结构中，由于相邻屏蔽电极之间的距离a就是相邻栅极之间的距离b，要缩小a的尺寸，必须同时缩小b的尺寸，而b的尺寸会受到接触孔CD(关键尺寸)和接触孔到沟道的距离限制。

发明内容

本发明要解决的技术问题之一是提供一种包含中压SGT结构的MOSFET的制作方法，它可以降低单位面积导通电阻。

为解决上述技术问题，本发明的包含中压SGT结构的MOSFET的制作方法，步骤包括：

1)在衬底上进行第一次沟槽刻蚀，形成第一沟槽；

2)依次生长氧化硅和氮化硅；

3)刻蚀掉硅片表面和第一沟槽底部的氮化硅，保留第一沟槽侧壁的氮化硅；

4)在第一沟槽基础上进行第二次沟槽刻蚀，在第一沟槽下面形成第二沟槽；

5)在第二沟槽侧壁生长屏蔽电极介质层；

6)去除第一沟槽侧壁的氮化硅，后续按照常规工艺完成MOSFET的制作。

所述步骤1)，用氧化硅-氮化硅-氧化硅膜作为沟槽刻蚀的硬掩膜；第一次沟槽刻蚀的深度为1.4μm。

所述步骤2)，氧化硅的厚度为氮化硅的厚度为

所述步骤3)，采用干法刻蚀方法。

所述步骤4)，第二次沟槽刻蚀的深度为4.7μm。

所述步骤5)，用热氧化方法生长氧化硅作为屏蔽电极介质层，所述屏蔽电极介质层的厚度为

本发明要解决的技术问题之二是提供用上述方法制作的MOSFET的SGT结构。在该MOSFET中，相邻屏蔽电极之间的距离小于相邻栅极之间的距离。

本发明在制作MOSFET的中压SGT结构时，通过将屏蔽栅极沟槽分成两步刻蚀，并在两步刻蚀形成的沟槽内分别生长栅氧和屏蔽电极介质层，使得相邻屏蔽电极之间的距离不再受制于相邻栅极之间的距离，实现了在相邻栅极之间的距离不变的情况下，缩小相邻屏蔽电极之间的距离，从而更好地降低了MOSFET器件的单位面积导通电阻。

附图说明

图1是用传统工艺方法制作中压SGT结构时，在沟槽刻蚀完成后(a图)和屏蔽电极介质层生长后(b图)的扫描电镜图。

图2是用传统工艺方法制作的中压SGT的结构。

图3～图7本发明的包含中压SGT结构的MOSFET的制作工艺流程示意图。

图8是用本发明的方法制作中压SGT结构时，在沟槽刻蚀完成后(a图)和屏蔽电极介质层生长后(b图)的扫描电镜图。

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：

本实施例的包含中压SGT结构的MOSFET的制作方法，其具体工艺步骤如下：

步骤1，如图3所示，以ONO(氧化硅-氮化硅-氧化硅)膜为硬掩膜，在衬底上进行第一次沟槽刻蚀，形成第一沟槽。这步沟槽刻蚀的深度为1.4μm。

步骤2，如图4所示，先生长氧化硅，再生长氮化硅。

步骤3，干法刻蚀氮化硅，将硅片表面和第一沟槽底部的氮化硅全部去除，第一沟槽侧壁的氮化硅保留，如图5所示。

步骤4，第二次沟槽刻蚀，形成第二沟槽，如图6所示。这步沟槽刻蚀的深度为4.7μm。这步沟槽刻蚀完成后的沟槽样貌可参见图8(a)所示。

步骤5，在第二沟槽侧壁通过热氧化方法生长氧化硅，形成LOCOS(硅的局部氧化)结构，作为屏蔽电极介质层(屏蔽电极介质层厚消耗的Si约为)，然后去除第一沟槽侧壁的氮化硅，如图7所示。屏蔽电极介质层生长后的沟槽样貌可参见图8(b)所示。

后续工艺与传统工艺相同，依次为进行第一次多晶硅生长与反刻蚀；HDP(高密度等离子体)氧化膜淀积与HDP氧化膜CMP(化学机械抛光)；HDP氧化膜反刻蚀；栅极氧化层生长；第二次多晶硅淀积与反刻蚀；形成体区、源区；形成接触孔、金属、钝化层，完成MOSFET器件的制作。

该方法通过两步刻蚀，并在两步刻蚀形成的沟槽内分别形成栅氧和屏蔽电极介质层，使相邻屏蔽电极之间的距离a不再受制于相邻栅极之间的距离b，实现了在不缩小b的尺寸的情况下，缩小a的尺寸，从而可以更好地降低MOSFET器件的单位面积导通电阻。