[发明专利]基于FPGA的图像处理系统

说明书

技术领域

本发明属于图像处理领域，涉及到基于FPGA的图像处理方向，特别涉及到一种基于FPGA的图像处理系统。

背景技术

数字图像处理技术在日常生活、生产建设、国防安全等方面有着广泛的应用。传统的图像处理技术在处理大量数据时很难同时满足处理效果和实时性要求，芯片技术的快速发展，使得通过硬件实现数字图像的实时处理成为可能，其中FPGA(现场可编程门阵列)由于其并行计算的特点成为了实时图像处理的理想选择。在设计基于FPGA的图像处理系统的时候，设计人员往往需要进行费时费力的调试。

发明内容

为了克服现有技术中基于FPGA的图像处理时调试复杂的问题，本发明提供一种基于FPGA的图像处理系统，本系统采用QUADSPI配置器件，电路启动时间比SPI配置方式快4倍。

本发明的技术方案是：一种基于FPGA的图像处理系统，该系统包括视频解码模块、设置在FPGA上的图像处理模块和视频编码模块组成，视频解码模块将视频信号进行解码处理后传输给设有图像处理模块的FPGA进行预处理，处理后的图像传输给视频编码模块。

所述视频解码模块包括LVDS接收单元、CCIR-D接收单元和SD-SDI接收单元，均进行视频信号接收。所述CCIR-D接收单元中采用AD812模块实现CCIR-D接收单元的输入转换单边信号PAL-D，其中PAL-D视频信号采用CCIR-D接收单元中设有的ADV7180模块实现解码功能。所述SD-SDI接收单元包括芯片均衡器GS2994模块、时钟恢复器GS2965模块和GS1670模块，视频信号经解码后送入图像处理模块处理，SD-SDI按照高速信号75阻抗布线，GS2994与GS2965、GS2965与GS1670之间采用100欧姆差分布线。

所述图像处理模块还连接有进行模拟量和离散量的信号采集的模拟量模块和离散量模块。所述设有图像处理模块的FPGA内存设置中连接有完成DDR2读写的DDR2模块和SDRAM读写设计的SDRAM模块。在图像处理模块中设有选择接收视频数据的SEL模块、接收视频缓冲数据的SDRAM_CTRL模块、SDRAM_WR_FIFO模块、SDRAM_CTRL模块、SDRAM_RD_FIFO模块和VIDEO_TIME_GEN模块配合完成SDRAM读写功能，编码后的视频信号经过SEL模块处理后，传送到SDRAM_WR_FIFO模块,由SDRAM_CTRL模块写入到SDRAM中；LVDS单元的采集的信息发送到VIDEO_TIME_GEN模块，根据VIDEO_TIME_GEN产生图像时序，经过SDRAM_RD_FIFO模块，由SDRAM_CTRL模块读出SDRAM中图像数据。设有图像处理模块的FPGA中采用MIG_CTRL模块来产生DDR2读写模块，FPGA中设有VIDEO_WR_DDR2模块、VIEDO_TIME_GEN2模块、PAL-D_RD_CTRL模块、VIEDO_TIME_GEN模块、DVI_RD_CTRL模块和COE_RD_WR模块；视频解码模块中LVDS单元的采集的信息经过叠加后经过VIDEO_WR_DDR2模块，由MIG_CTRL模块中的P1接口写入到DDR2模块中；根据VIEDO_TIME_GEN2模块，由PAL-D_RD_CTRL模块、MIG_CTRL模块的P3接口读取DDR2模块中数据发送到视频编码模块中；根据VIEDO_TIME_GEN模块，由DVI_RD_CTRL模块、MIG_CTRL模块的P2接口读取DDR2模块中的数据发送到视频编码模块；COE_RD_WR模块将外部设备中的FLASH模块中的COE参数读出，由MIG_CTRL模块的P4接口写入DDR2模块中。

所述视频编码模块中包括DVI编码模块和CCIR-D编码模块，输出端标识为DVI-OUT和CCIR-D-OUT输出端。所述DVI编码模块采用TFP410模块，CCIR-D编码模块采用ADV7179模块和EL5371模块。

本发明有如下积极效果：SD-SDI在传输过程中受连接器等影响，信号损失严重，本系统中SD-SDI接收采用了均衡器GS2994、时钟恢复器GS2965来加强信号抗干扰能力。本设计中采用SDRAM，PAL时序与VGA时序转换；SDRAM的芯片时钟在100MHZ就可以满足设计，功耗小，与FPGA之间不需要占用专用管脚。采用DDR2可以实现各种复杂的图像处理，如双线性插值等。整体系统功耗小于10W。本系统由于采用QUADSPI配置器件，电路启动时间比SPI配置方式快了4倍。

附图说明

图1是本发明中基于FPGA的图像处理系统的工作原理图；