[发明专利]基于FPGA的图像处理系统

权利要求书

1.一种基于FPGA的图像处理系统，其特征在于，该系统包括视频解码模块、设置在FPGA上的图像处理模块和视频编码模块组成，视频解码模块将视频信号进行解码处理后传输给设有图像处理模块的FPGA进行预处理，处理后的图像传输给视频编码模块。

2.根据权利要求1所述的基于FPGA的图像处理系统，其特征在于，所述视频解码模块包括LVDS接收单元、CCIR-D接收单元和SD-SDI接收单元，均进行视频信号接收。

3.根据权利要求2所述的基于FPGA的图像处理系统，其特征在于，所述CCIR-D接收单元中采用AD812模块实现CCIR-D接收单元的输入转换单边信号PAL-D，其中PAL-D视频信号采用CCIR-D接收单元中设有的ADV7180模块实现解码功能。

4.根据权利要求2所述的基于FPGA的图像处理系统，其特征在于，所述SD-SDI接收单元包括芯片均衡器GS2994模块、时钟恢复器GS2965模块和GS1670模块，视频信号经解码后送入图像处理模块处理，SD-SDI按照高速信号75阻抗布线，GS2994与GS2965、GS2965与GS1670之间采用100欧姆差分布线。

5.根据权利要求1所述的基于FPGA的图像处理系统，其特征在于，所述图像处理模块还连接有进行模拟量和离散量的信号采集的模拟量模块和离散量模块。

6.根据权利要求1所述的基于FPGA的图像处理系统，其特征在于，所述设有图像处理模块的FPGA内存设置中连接有完成DDR2读写的DDR2模块和SDRAM读写设计的SDRAM模块。

7.根据权利要求6所述的基于FPGA的图像处理系统，其特征在于，在图像处理模块中设有选择接收视频数据的SEL模块、接收视频缓冲数据的SDRAM_CTRL模块、SDRAM_WR_FIFO模块、SDRAM_CTRL模块、SDRAM_RD_FIFO模块和VIDEO_TIME_GEN模块配合完成SDRAM读写功能，编码后的视频信号经过SEL模块处理后，传送到SDRAM_WR_FIFO模块,由SDRAM_CTRL模块写入到SDRAM中；LVDS单元的采集的信息发送到VIDEO_TIME_GEN模块，根据VIDEO_TIME_GEN产生图像时序，经过SDRAM_RD_FIFO模块，由SDRAM_CTRL模块读出SDRAM中图像数据。

8.根据权利要求6所述的基于FPGA的图像处理系统，其特征在于，设有图像处理模块的FPGA中采用MIG_CTRL模块来产生DDR2读写模块，FPGA中设有VIDEO_WR_DDR2模块、VIEDO_TIME_GEN2模块、PAL-D_RD_CTRL模块、VIEDO_TIME_GEN模块、DVI_RD_CTRL模块和COE_RD_WR模块；视频解码模块中LVDS单元的采集的信息经过叠加后经过VIDEO_WR_DDR2模块，由MIG_CTRL模块中的P1接口写入到DDR2模块中；根据VIEDO_TIME_GEN2模块，由PAL-D_RD_CTRL模块、MIG_CTRL模块的P3接口读取DDR2模块中数据发送到视频编码模块中；根据VIEDO_TIME_GEN模块，由DVI_RD_CTRL模块、MIG_CTRL模块的P2接口读取DDR2模块中的数据发送到视频编码模块；COE_RD_WR模块将外部设备中的FLASH模块中的COE参数读出，由MIG_CTRL模块的P4接口写入DDR2模块中。

9.根据权利要求1所述的基于FPGA的图像处理系统，其特征在于，所述视频编码模块中包括进行DVI编码的DVI编码模块和进行PAL编码的CCIR-D编码模块，输出端表示为DVI-OUT和CCIR-D-OUT输出端。

10.根据权利要求9所述的基于FPGA的图像处理系统，其特征在于，所述DVI编码模块采用TFP410模块，CCIR-D编码模块采用ADV7179模块和EL5371模块。