[发明专利]一种侧向互连的堆叠封装结构

说明书

技术领域

本发明涉及半导体封装技术领域，尤其是一种侧向互连的堆叠封装结构。

背景技术

堆叠(Package on Package，PoP)封装是一种典型的3D封装技术，主要应用于处理器与内存系统集成，其典型产品为苹果的A7处理器。随着内存带宽需求不断提高，制约PoP封装应用的主要瓶颈为传统PoP结构上下层间互连焊球个数有限，即内存有效通道数有限。

以安靠(Amkor)，三星(Samsung)为代表的公司推出的可量产的PoP封装形式主要为两种：如图1所示的倒装芯片尺寸封装-堆叠封装(fcCSP-PoP)和如图2所示的穿透模塑过孔-倒装堆叠封装(TMV-fcPoP)。其中，上下层封装中芯片可以采用引线键合(Wire Bond，WB)、倒装焊接(Flip Chip，FC)或两者组合形式，可堆叠也可平铺。穿透模塑过孔(Through molding via，TMV)中用焊球填充实现上下层的互连。为了提高内存带宽，各个公司都致力于减少层间焊球(Solder ball)/TMV大小和间距，但是都要受到工艺和成品率的限制。

一些专利和文章也根据PoP上下封装3D互连的概念，演化出很多的封装结构，或集成了更多的功能。比如：

Amkor公司在专利System and method for shielding of Package on Package(PoP)assemblies，US7851834B1中，面向射频(RF)在TMV-fcPoP基础上，形成带有屏蔽结构的PoP结构，如图3所示。

图4中，导电涂层32与金属线16a(接地)连接形成屏蔽结构用于RF屏蔽。导电涂层32可以用电镀，真空印刷，真空沉积，插入成型，喷涂等工艺实现。同样，此专利也适用焊球填充实现TMV上下层的互连。

台湾的半导体制造公司，采用扇入型堆叠封装(Fan-in PoP)结构，下层封装主要由聚合物层和Si基基板以及包含在内的有源芯片组成，并在过孔中填充各种介质材料形成电阻/电容无源器件[Package-on-Package (PoP)Device with Integrated Passive Device，US7692311 B2]，如图5所示。该专利中的上下封装体主要采用前道工艺和材料体系，与安靠，三星提出的传统PoP封装有显著差别。

新加坡科技研究局(A*STAR)的学者将上下两层的埋入式圆片级封装(embedded wafer level Packaging，EWLP)堆叠在一起，采用了塑封材料上的TMV和塑封顶部的再分布层(Redistribution layer，RDL)技术，并由TMV组成了基片集成波导(SIW)谐振器，集成于封装结构中，如图6所示。EWLP堆叠封装主要采用了晶圆级封装方式，与传统具有有机基板结构的PoP封装有明显区别[Rui Li，Boo Yang Jung，et al.，Novel High Performance Millimeter-Wave Resonator and Filter Structures using Embedded Wafer Level Packaging(EWLP)Technology，Electronics Packaging Technology Conference(EPTC 2013)，pp：844-847]。

后两种封装形式，即扇入型堆叠封装(Fan-in PoP)结构和埋入式圆片级封装(embedded wafer level Packaging，EWLP)堆叠结构，相比fcCSP-PoP和TMV-fcPoP两种主流的封装形式，尚处在研究阶段，应用面相对较窄。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的是针对以Amkor，三星为代表主流的PoP封装形式，层间通道数受限问题，提出一种侧向互连的堆叠封装结构，以提高层间互连通道数的数量。

(二)技术方案

为达到上述目的，本发明提供了一种侧向互连的堆叠封装结构，包括上层封装体与下层封装体，其中，该上层封装体与该下层封装体之间通过由多个层间焊球、再分布层与侧向互连结构构成的互连通道实现电气互连，多个层间焊球形成于上层封装体与下层封装体之间，再分布层形成于下层封装体的下层塑封的顶部，侧向互连结构形成于下层封装体的下层塑封的四周。