[发明专利]一种基于玻璃转接板的叠层封装体及其制备方法

说明书

技术领域

本发明公开了一种基于玻璃转接板的叠层封装体，本发明涉及半导体封装领域。

背景技术

随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多、越来越强，由此产生了许多新技术、新材料和新设计，其中叠层芯片封装技术以及系统级封装（System-in-Package，SIP）技术就是这些技术的典型代表。

晶圆级封装以晶圆为加工对象，在晶圆上同时对多个芯片进行封装、测试，最后切割成单个器件，以倒扣焊的方式组装，它使封装尺寸减小至芯片尺寸，是一种先进的超小型封装技术。与传统封装技术不同，传统晶片封装是切割后再封装和测试，封装后尺寸会比原晶片尺寸增加约20%，而晶圆级封装是先在整片晶圆上进行封装和测试，然后再进行划线分割，封装后的体积与IC裸芯片的尺寸几乎相同，进一步促进集成电路封装的小型化发展。

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，比如硅通孔封装、晶圆级封装构造（wafer level package，WLP）、芯片尺寸封装构造（chip scale package，CSP）以及无外引脚封装构造（qua-flat no-lead package，QFN）等。由于传统的WLP所实现的芯片间互联都建立在通过多层布线实现芯片间的互联，而同时这些技术也会引入一些其他的问题，比如信号延迟，干扰等。

在公开号为US 2014/0036454 A1的文件中，介绍了一种焊孔阵列(BVA)技术。在新型POP封装中，通过增加PoP的中间层带宽来延迟对TSV的需求。BVA PoP是基于铜线键合的封装堆叠互连技术，能够减少间距，并在PoP周围的堆叠装置中大量的互连。但是该技术同时面临一个问题就是在芯片之间的互连是通过重复制作的引线实现的，该技术会引来一系列的电性能问题和可靠性问题，比如焊接不完全和焊接区域隐裂等问题。

发明内容

本发明的目的之一是克服现有技术中存在的不足，提供一种基于玻璃转接板的叠层封装体。

叠层封装体的结构为，在玻璃转接板的上表面堆叠芯片层，同时所述芯片层的外部和层间填充有密封材料，在密封材料与所述芯片层的上表面设有钝化层，在玻璃转接板的正面钝化层内嵌有正面布线，在背面钝化层内嵌有背面布线，背面布线与正面布线之间通过穿透玻璃转接板和包封体的金属柱实现互连。

上述芯片层可以是一层芯片，也可以是多层堆叠芯片。如果是多层堆叠芯片，则其堆叠方式可以是倒装焊或者正面贴装或者其他常规方式。

进一步，上述金属柱分布在芯片层的外周区域，如在所述外周区域，金属柱的分布呈长方形、方形等四方形形状。

另外，本发明还提供一种基于上述玻璃转接板的叠层封装体的制备方法，其包含以下步骤：

1）制作含有通孔的玻璃转接板，并完成通孔内金属的填充，形成金属柱；

2)进行正面布线层的制作，与金属柱互连；

3)对玻璃转接板的背面实施减薄，并对玻璃进行刻蚀，金属柱露出转接板背面一定高度，并且转接板背面上堆叠一层芯片或者多层芯片时，芯片的顶面低于金属柱的端面或与该端面水平；

4)对上述一层芯片或者多层芯片进行密封，然后露出金属柱和芯片，进行背面布线，使得芯片与金属柱互连。

第3步中的刻蚀可以是干法刻蚀或湿法刻蚀。

第1步中进行金属的填充工艺前，先在通孔内依次完成阻挡层、种子层的沉积。

本发明主要通过干法刻蚀、激光或者喷砂的方法实现玻璃通孔制作，然后填充金属，最后在背面利用干法刻蚀或者湿法刻蚀的方法，露出超高铜柱为特征的工艺方法，以及利用该方法制备的相应叠层封装体。因为利用芯片叠加工艺和密封工艺可以实现基底层与堆叠芯片的一体化微组装，从而实现了从玻璃转接板的上表面到下表面的直接互连，实现了超薄多层封装体的封装制作，避免了传统方法使用多层复杂布线工艺、制作成本昂贵和良率低下等问题。

附图说明

下面结合附图对本发明的具体实施作进一步说明。

图1为在玻璃转接板上完成通孔的制作以及正面布线后的结构示意图；

图2为对玻璃转接板的背面实施减薄、刻蚀，完成芯片层堆叠后的示意图；

图3为完成密封以及背面布线并且互连的结构示意图；

图4为叠层封装体的俯视图。

具体实施方式