[发明专利]像素电极、阵列基板、显示面板

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电极和包括该像素电极的阵列基板以及包括该阵列基板的显示面板。

背景技术

随着显示技术的发展，显示装置中每英寸拥有的像素数目越来越多，相邻像素间的间距越来越小，从而使得其像素电极的面积占比也相应减小。

参考图1，图1为现有技术中一种常用的TFT LCD中像素连接的原理图。图中薄膜晶体管的栅极连接至扫描线gate line，通过所述扫描线控制所述薄膜晶体管的开闭；漏极连接至数据线data line，源极连接至像素电极，在所述薄膜晶体管打开时，通过所述数据线给所述像素电极提供驱动信号；所述薄膜晶体管的栅极与源极间存在寄生电容Cgs，即像素电极通过寄生电容Cgs与扫描线gate line相连。其中，像素电极与公共电极间连接有一并联的液晶电容Clc和存储电容Cst。在薄膜晶体管打开和关闭的瞬间，扫描线gate line电压的变化会经由寄生电容Cgs，影响到像素电极的电压，在像素电极上产生一个馈通电压(feed though voltage)，从而影响显示画面的质量。其中，所述馈通电压(feed though voltage)的计算公式为：

Vfeedthough＝Vd2-Vd1＝(Vg2-Vg1)*Cpg/(Cpg+Clc+Cst)；

其中，Vfeedthough表示像素电极上的馈通电压；Vd2表示薄膜晶体管关闭时，像素电极上的电压；Vd1表示薄膜晶体管打开时，像素电极上的电压；Vg2表示薄膜晶体管关闭时，扫描线输出的电压；Vg1表示薄膜晶体管打开时，扫描线输出的电压；Cpg表示薄膜晶体管栅极与源极之间的寄生电容；Clc表示显示装置中的液晶电容；Cst表示像素电极与公共电极之间的存储电容。

而像素电极与公共电极之间的存储电容的计算公式为：Cst＝ε*S/d，其中，Cst表示像素电极与公共电极之间的存储电容，ε表示像素电极与公共电极之间介质的介电常数，S表示像素电极与公用电极之间的正对面积，d表示像素电极与公共电极之间的距离。

由此可见，当像素电极的面积减小时，像素电极与公共电极之间的正对面积就会减少，相应的，像素电极上的馈通电压就会增加，从而导致显示装置中声音串扰和画面闪烁现象加重，影响显示画面的质量。

而对于高PPI(Pixels Per Inch，即每英寸拥有的像素数目)的显示面板，在相同面板尺寸下，其包括的像素单元个数较多，每个像素单元的开口面积较小，从而导致其每个像素单元中严重减少了所述像素电极与公共电极之间的正对面积，使得其声音串扰和画面闪烁现象较为严重，影响了其显示画面的质量。

发明内容

为解决上述技术问题，本发明实施例提供了一种像素电极和包括该像素电极的阵列基板以及包括该阵列基板的显示面板，以提高所述显示面板中像素电极与公用电极之间的存储电容，减缓显示面板中声音串扰和画面闪烁现象，提高显示画面的质量。

为解决上述问题，本发明实施例提供了如下技术方案：

一种像素电极，包括：

一沿第一方向延伸的主像素电极，所述主像素电极包括主电极以及分别位于所述主电极两端的第一端部和第二端部；

与所述第一端部相连，沿第二方向延伸的第一延伸部，所述第二方向与所述第一方向相交。

一种阵列基板，包括：第一基板以及位于所述第一基板表面的像素电极层，其中，所述像素电极层包括：

多个子像素区，每个子像素区包括至少一条上述任一项所述的像素电极；

多个薄膜晶体管，所述薄膜晶体管包括：栅极、源极和漏极，其漏极与所述像素电极相连；

多条扫描线，所述扫描线与所述薄膜晶体管的栅极相连，控制所述薄膜晶体管的开闭；

多条数据线，所述数据线与所述薄膜晶体管的源极相连，通过所述薄膜晶体管为所述像素电极提供驱动信号。

一种显示面板，包括：

如上述任一项所述的阵列基板；

与所述阵列基板相对设置的彩膜基板；

位于所述阵列基板与所述彩膜基板之间的液晶层。

与现有技术相比，上述技术方案具有以下优点：