[发明专利]嵌入式晶体管

说明书

本发明提供了一种用于电器件(诸如，DRAM存储单元)的嵌入式晶体管及其制造方法。沟槽形成在衬底中并且栅介质和栅电极形成在衬底的沟槽内。源极/漏极区形成在位于沟槽的相对两侧的衬底中。在实施例中，源极/漏极区的一个连接至存储节点而源极/漏极区的另一个连接至位线。在本实施例中，栅电极可连接至字线以形成DRAM存储单元。可将电介质生长改性剂注入到沟槽的侧壁内以调整栅介质的厚度。

相关申请的交叉引用

本申请是2011年10月13日提交的标题为“Embedded Transistor”的美国专利申请第13/273,012号的部分继续申请案，其全部内容结合于此作为参考。

技术领域

本发明总体涉及半导体领域，更具体地，涉及晶体管及其制造方法。

背景技术

通常，互补金属氧化物半导体(CMOS)晶体管包括栅电极和栅介质，其形成在衬底(通常为硅半导体衬底)上。通过将N型或P型杂质注入到衬底中而在栅电极的相对两侧上形成轻掺杂漏极。氧化物衬垫和一个或多个注入掩模(通常称为间隔件)邻近栅电极形成，并且实施额外的注入以完成源极/漏极区。然后，通过控制施加至栅电极的电压电平可控制流经源极/漏极区的电流。

在过去的几十年，CMOS晶体管尺寸的减小已提供了速度、性能、电路密度和每单元功能成本方面的持续改进。随着传统块体MOSFET的栅极长度的减小，源极和漏极越来越与沟道相互作用并且对沟道电势产生影响。因此，具有短栅极长度的晶体管遭受与栅极不能基本控制沟道的导通和关闭状态有关的问题。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的方法，该方法包括：将电介质生长改性剂注入到沟槽的第一侧壁内；以及沿着沟槽的第一侧壁和底部形成栅极绝缘层，其中，栅极绝缘层沿着沟槽的第一侧壁以不同于沿着沟槽的底部的速率形成，使得栅极绝缘层沿着沟槽的第一侧壁具有逐减的厚度。

优选地，电介质生长改性剂包括氟。

优选地，该方法还包括：将电介质生长改性剂注入到沟槽的不同于第一侧壁的第二侧壁内。

优选地，以大于零的第一角度实施将电介质生长改性剂注入到第一侧壁内。

优选地，第一角度大于沟槽的宽度除以沟槽的高度的反正切。

优选地，以与第一角度相对的第二角度将电介质生长改性剂注入到第二侧壁内。

优选地，沟槽具有不包括电介质生长改性剂的第二侧壁。

根据本发明的另一方面，提供了一种制造半导体器件的方法，该方法包括：以第一角度将第一电介质生长改性剂注入到沟槽的第一侧壁内；将第二电介质生长改性剂注入到沟槽的不同于第一侧壁的第二侧壁内，其中，以不同于第一角度的第二角度实施第二电介质生长改性剂的注入；以及沿着沟槽的底部、第一侧壁和第二侧壁生长栅极绝缘层，其中，栅极绝缘层沿着沟槽的底部具有第一厚度，第一厚度小于栅极绝缘层沿着第一侧壁和第二侧壁具有的第二厚度。

优选地，电介质生长改性剂包括氟。

优选地，第一角度大于沟槽的宽度除以沟槽的高度的反正切。

优选地，第二角度大于沟槽的宽度除以沟槽的高度的反正切并且与第一角度相对。

优选地，该方法还包括：将栅电极沉积在沟槽内。

优选地，生长栅极绝缘层包括原位蒸汽生成工艺。

优选地，生长栅极绝缘层包括化学汽相沉积工艺。

根据本发明的又一方面，提供了一种半导体器件，包括：沟槽，位于衬底中，沟槽包括第一侧壁、第二侧壁和底部；以及栅极绝缘层，内衬于沟槽的第一侧壁、第二侧壁和底部，其中，内衬于第一侧壁的栅极绝缘层具有从沟槽的顶部到沟槽的底部逐减的厚度。