[发明专利]基于分层读取的集成电路设计架构有效
申请号: | 201410791712.X | 申请日: | 2014-12-19 |
公开(公告)号: | CN105760562B | 公开(公告)日: | 2019-05-10 |
发明(设计)人: | 吴国盛 | 申请(专利权)人: | 吴国盛;青岛若贝电子有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 青岛清泰联信知识产权代理有限公司 37256 | 代理人: | 刘雁君 |
地址: | 266000 山东省青*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 分层 读取 集成电路设计 架构 | ||
1.基于分层读取的集成电路设计系统,包括至少一个模块,每个模块由n个子模块组成,n≥0;其特征在于,每个模块的数据信息分层存储,形成有M层,每层有N个模块的树状结构,其中M≥1,N≥1;读取/调用某模块时,按该树状结构的数据进行选择性读取,即,只选择读取当前模块的下一层子模块代码,即可完成当前模块的读取/调用。
2.根据权利要求1所述的基于分层读取的集成电路设计系统,其特征在于,所述模块设置若干可视化、可编辑的属性。
3.根据权利要求2所述的基于分层读取的集成电路设计系统,其特征在于,所述模块设置相应引脚,通过连接线将不同模块的相应引脚连接。
4.根据权利要求3所述的基于分层读取的集成电路设计系统,其特征在于,所述集成电路设计架构还包括算法设计单元,用于手动输入、编辑程序源代码。
5.根据权利要求4所述的基于分层读取的集成电路设计系统,其特征在于,所述集成电路设计架构还包括代码融合单元,用于将模块、引脚、连接线的源代码,及手动输入的源代码融合,形成具有完整代码结构的模型。
6.根据权利要求4或5所述的基于分层读取的集成电路设计系统,其特征在于,所述源代码为基于Verilog、VHDL或SystemC语言的源代码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于吴国盛;青岛若贝电子有限公司,未经吴国盛;青岛若贝电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410791712.X/1.html,转载请声明来源钻瓜专利网。