[发明专利]一种减弱硬件木马检测中工艺偏差影响的方法

说明书

技术领域

本发明通过在集成电路设计阶段插入用于参数校正的电路结构，有效减弱工艺偏差对硬件木马检测的影响，提高检测准确性。

背景技术

随着集成电路设计与制造的分离，以及大量IP核的使用，集成电路芯片外包制造中存在的风险越来越多，使得集成电路芯片容易受到攻击，被他人植入硬件木马。硬件木马是指在集成电路设计或制造过程当中对原始电路的恶意篡改。硬件木马对集成电路的安全造成了极大的威胁，开展有关硬件木马的检测工作刻不容缓。侧信道分析法是目前硬件木马检测领域的研究热点[1]，该方法通过测量芯片的旁路信息，如漏电流、动态电流、电磁辐射、电路关键路径延迟等，经过对比分析，甄别待测芯片与母本芯片旁路信息的差异，实现硬件木马的检测。但是目前该方法仍需要以未植入木马芯片的实测信息作为母本，在实际应用中未植入木马芯片的获得越来越困难，因此需要以仿真信息作为母本实现硬件木马检测。

采用侧信道分析方法在一定条件下，可以保证较高的硬件木马检出率，但在实际检测过程中，由于测试噪声和工艺偏差的影响，会限制硬件木马检测的准确性。测试噪声是指在测试过程中，由输入信号、测试设备或者外部环境引入的噪声。工艺偏差主要是指在芯片制造过程中，由工艺的随机误差和系统性误差引入的偏差[2]，它分为片上(In-Die)及芯片间的(Die-to-Die)的工艺偏差。芯片间的工艺偏差泛指由于制造设备的参数变化导致的芯片之间、晶圆之间以及批次之间的电学参数特性变化；片上的工艺偏差则是指在同一片晶圆上，由于制造过程中的掺杂浓度不均匀、MOS沟道长度偏差等因素导致的不同晶体管或逻辑门之间存在的电学参数特性变化。[3]

目前，降低测试噪声的方法有多次测量取均值、滤波、去噪算法等。而工艺偏差的影响随着工艺尺寸的减小越来越明显，目前还没有有效的方法减弱其影响。

参考文献：

[1]陈华锋，瞿有甜，姜燕冰；硬件木马电路检测技术及发展趋势[J]，浙江大学学报：理学版，2014，41(1)：49-51。

[2]刘业；0.18微米逻辑生产流程与工艺控制监控[D]，天津大学，2012。

[3]Chang Y C.System and method for wafer acceptance test configuration:U.S.Patent 6,929,962[P].2005-8-16。

发明内容

本发明提出一种减弱硬件木马检测中工艺偏差影响的方法，在硬件木马检测过程中，通过在原始电路结构中插入用于工艺控制监控的电路结构，针对不同芯片进行仿真参数校正，实现母本信息的校正，即减弱工艺偏差对硬件木马检测的影响，提高检测准确性。

为了解决上述技术问题，本发明提出的一种减弱硬件木马检测中工艺偏差影响的方法，包括以下步骤：

步骤一、在集成电路芯片设计环节插入包含m组用于参数校正的电路结构，该电路结构具有测试以下典型电路特征参数的功能：开启电压、击穿电压、导通电流、漏电流、接触电阻、方块电阻、电容、体效应参数、沟道长度差值、沟道宽度差值；

步骤二、将上述集成电路芯片设计交付给代工厂进行流片生产；

步骤三、在最终的封装测试环节之前，对用于参数校正的电路结构进行测试，并对采集到的典型电路特征参数进行记录处理；根据处理结果对仿真软件中的典型电路特征参数进行校正，并对表征电路特性参数包括电流、功耗、时间延迟和电磁进行重新仿真，为芯片建立新的母本；最后将硬件木马检测中用于表征电路特性参数的实测数据与新母本作差，并将其差值与阈值进行比较，从而判断该集成电路芯片中是否被植入硬件木马。

进一步讲，步骤三中，通过探针台对集成电路芯片k中包含m组用于参数校正的电路结构进行测试，设测试到的第j组与电流仿真结果相关的参数为对m组测试结果求均值处理，即：