[发明专利]一种LTPS像素单元及其制造方法

说明书

技术领域

本发明涉及显示技术领域，尤其是涉及一种LTPS像素单元及其制造方法。

背景技术

在小尺寸、高分辨率的显示器中，LTPS(Low Temperature Poly-Silicon，低温多晶硅)由于高迁移率、性能稳定的特点已经得到了广泛的应用。

传统的LTPS像素单元层别结构很多，制作非常复杂。以传统的NMOS制程为例，往往需要使用高达10道光罩工序，具体需要使用光罩工序制作的是：遮光图案、半导体图案、半导体图案掺杂、栅极图案、第一、第二绝缘层的第一导通孔、源极图案和漏极图案、有机层图案、电容电极图案、钝化层图案以及像素电极图案。这需要极大的生产成本。

此外，传统的LTPS像素单元中设置的有机层图案是用于降低驱动线路的负载的。导致该有机层需要较大的厚度，从而很难保证制作时的均一性，因此往往会导致各种mura(显示器亮度不均匀)形成，降低产品良率。

发明内容

本发明主要解决的技术问题是提供一种LTPS像素单元及其制造方法，能够节省制造时的工序，从而降低成本，并且进一步省去了现有技术的厚度较大的有机层，改善了产品的良率。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种LTPS像素单元的制造方法，该方法包括以下步骤：提供一基板；在基板上形成缓冲层；在缓冲层上形成间隔设置的半导体图案和公共电极图案；在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层，其中，栅极图案位于半导体图案的正上方，第一绝缘层和第二绝缘层进一步覆盖公共电极图案；

在第二绝缘层上形成源极图案和漏极图案，源极图案和漏极图案分别经第一绝缘层和第二绝缘层上的第一接触孔与半导体图案电连接；在第二绝缘层上形成像素电极图案，其中像素电极图案与源极图案或漏极图案电连接。

其中，在基板上形成缓冲层之前，还包括：在基板上形成遮光图案，其中，半导体图案位于遮光图案的正上方。

其中，在基板上形成遮光图案的步骤包括：在基板上形成遮光层；通过第一道光罩工序对遮光层进行图案化，以形成遮光图案；在缓冲层上形成间隔设置的半导体图案和公共电极图案的步骤包括：在缓冲层上沉积一非晶硅层，并通过第二道光罩工序对非晶硅层进行图案化，以形成半导体图案；在半导体图案上通过第三道光罩工序和第一掺杂工序在半导体图案上形成本征区域和位于本征区域两侧的重掺杂区域；在缓冲层和半导体图案上形成第一导电层，并通过第四道光罩工序对第一导电层进行图案化，以形成公共电极图案。

其中，在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤包括：在第一绝缘层上形成第二导电层，并通过第五道光罩工序对第二导电层进行图案化，以形成栅极图案，栅极图案位于本征区域的正上方。

其中，在半导体图案上依次形成第一绝缘层、栅极图案和第二绝缘层的步骤还包括：以栅极图案为掩模采用自对准的方式通过第二掺杂工序在半导体图案上形成位于本征区域与重掺杂区域之间的轻掺杂区域。

其中，在第二绝缘层上形成源极图案和漏极图案的步骤包括：通过第六道光罩工序分别在第一绝缘层和第二绝缘层的对应重掺杂区域的位置形成第一接触孔；在第二绝缘层上进一步形成第三导电层，并通过第七道光罩工序对第三导电层进行图案化，以在第一接触孔的位置形成源极图案和漏极图案；在第二绝缘层上形成像素电极图案的步骤包括：在第二绝缘层、源极图案和漏极图案上进一步形成第四导电层，并通过第八道光罩工序对第四导电层进行图案化，以形成像素电极图案。

其中，在第二绝缘层上形成源极图案和漏极图案的步骤进一步包括：通过第六道光罩工序在公共电极图案的对应位置形成第二接触孔；通过第七道光罩工序对第三导电层进行图案化，以在第二接触孔的位置形成与公共电极图案电连接的导电图案。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种LTPS像素单元，LTPS像素单元包括：基板；遮光图案和缓冲层，依次设置在基板上；间隔设置的半导体图案和公共电极图案，设置在缓冲层上；第一绝缘层、栅极图案和第二绝缘层，依次设置在半导体图案上，其中，栅极图案位于半导体图案的正上方，第一绝缘层和第二绝缘层进一步覆盖公共电极图案；源极图案、漏极图案和导电图案，设置在第二绝缘层上，其中，源极图案和漏极图案分别经第一绝缘层和第二绝缘层上的第一接触孔与半导体图案电连接，导电图案经第一绝缘层和第二绝缘层上的第二接触孔与公共电极图案电连接；像素电极图案，设置在第二绝缘层上，其中像素电极图案与源极图案或漏极图案电连接。